[發明專利]一種改善閃存單元的工藝集成方法

有效

• 申請號: 201711099991.3
• 申請日: 2017-11-09
• 公開（公告）號: CN107887390B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 田志;蔡彬;殷冠華;陳昊瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

1.一種改善閃存單元的工藝集成方法，其特征在于，包括下列步驟：

器件離子注入形成襯底結構；

在上述結構上依次沉積閃存氧化層、浮柵多晶硅層和氮化硅層；

在上述結構上形成淺溝槽隔離結構并在其中沉積氧化硅層；

對上述結構進行預清洗處理，刻蝕去除部分氮化硅層以及淺溝槽隔離結構中的部分氧化硅層，露出浮柵多晶硅尖角，在刻蝕過程中避免浮柵多晶硅受損；

氧化露出的浮柵多晶硅尖角，使尖角處圓滑，所述預清洗處理中刻蝕去除部分氮化硅層的寬度為預先設定，用于控制浮柵多晶硅尖角圓化的區域，避免過量圓化；

對上述結構進行刻蝕處理，去除淺溝槽隔離結構中的部分氧化硅層，同時去除用于浮柵多晶硅尖角圓化的氧化硅；

刻蝕去除所述氮化硅層直至露出所述浮柵多晶硅層。

2.根據權利要求1所述的改善閃存單元的工藝集成方法，其特征在于，所述淺溝槽隔離結構中的氧化硅層刻蝕采用各向同性的濕法刻蝕。

3.根據權利要求1所述的改善閃存單元的工藝集成方法，其特征在于，所述氮化硅層刻蝕采用干法刻蝕。

4.根據權利要求1所述的改善閃存單元的工藝集成方法，其特征在于，所述預清洗處理采用氫氟酸溶液。

5.根據權利要求1所述的改善閃存單元的工藝集成方法，其特征在于，所述閃存單元為45納米閃存單元。