[發(fā)明專利]指令翻譯方法和裝置

在審

• 申請?zhí)枺?/td>: 201711099249.2
• 申請日: 2017-11-09
• 公開（公告）號: CN109766129A
• 公開（公告）日: 2019-05-17
• 發(fā)明（設(shè)計(jì)）人: 劉倩
• 申請（專利權(quán)）人: 北京君正集成電路股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京智為時(shí)代知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11498
• 代理人: 王加嶺;楊靜

本發(fā)明提供了一種指令翻譯方法和裝置，其中，該方法包括：定義MIPS狀態(tài)寄存器，其中，MIPS狀態(tài)寄存器用于記錄指令運(yùn)行影響狀態(tài)；定義影響所述MIPS狀態(tài)寄存器的MIPS指令；通過所述MIPS狀態(tài)寄存器進(jìn)行ARM指令翻譯。通過上述方案解決了現(xiàn)有的MIPS中不存在指令運(yùn)行影響狀態(tài)寄存器的機(jī)制，從而導(dǎo)致magicode在翻譯指令時(shí)，不得不定義一個(gè)全局變量記錄下此時(shí)ARM APSR狀態(tài)寄存器的值，并在翻譯過程中不斷的修改這個(gè)全局變量，以保證ARM指令翻譯的正確性，而導(dǎo)致在翻譯過程中就會有大量的代碼來記錄和修改這個(gè)全局變量，從而延長了翻譯時(shí)間的技術(shù)問題，達(dá)到了有效減少指令翻譯時(shí)間的技術(shù)效果。

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別涉及一種指令翻譯方法和裝置。

背景技術(shù)

通過magicode可以實(shí)現(xiàn)在MIPS((Microprocessor without interlocked pipedstages，無內(nèi)部互鎖流水級的微處理器)平臺上的Android系統(tǒng)中解釋執(zhí)行ARM(Acorn RISCMachine)可執(zhí)行程序和動態(tài)庫的功能。

在magicode翻譯ARM指令的過程中，由于很多ARM指令不僅可以實(shí)現(xiàn)這條指令的功能，同時(shí)會在運(yùn)行時(shí)影響狀態(tài)寄存器的值，并會在后面的運(yùn)行中使用到這個(gè)狀態(tài)寄存器中的值。

例如，指令’movs rd,imm’，不僅可以將立即數(shù)imm放到寄存器rd中，還會影響到ARM狀態(tài)寄存器APSR的c位。而MIPS中不存在這種指令運(yùn)行影響狀態(tài)寄存器的機(jī)制。因此，magicode在翻譯這類指令時(shí)，不得不定義一個(gè)全局變量記錄下此時(shí)ARM APSR狀態(tài)寄存器的值，并在翻譯過程中不斷的修改這個(gè)全局變量，以保證ARM指令翻譯的正確性。這樣，在翻譯過程中就會有大量的代碼來記錄和修改這個(gè)全局變量，從而延長了翻譯時(shí)間。

針對上述問題，目前尚未提出有效的解決方案

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供了一種指令翻譯方法，以達(dá)到減少翻譯時(shí)間的目的，該方法包括：

定義MIPS狀態(tài)寄存器，其中，MIPS狀態(tài)寄存器用于記錄指令運(yùn)行影響狀態(tài)；

定義影響所述MIPS狀態(tài)寄存器的MIPS指令；

通過所述MIPS狀態(tài)寄存器進(jìn)行ARM指令翻譯。

在一個(gè)實(shí)施方式中，在定義MIPS狀態(tài)寄存器之后，所述方法還包括：

定義所述MIPS狀態(tài)寄存器中每個(gè)位置的含義和修改方式。

在一個(gè)實(shí)施方式中，通過所述MIPS狀態(tài)寄存器進(jìn)行ARM指令翻譯，包括：

通過MIPS指令影響所述MIPS狀態(tài)寄存器的值，以使得所述MIPS狀態(tài)寄存器與ARM狀態(tài)寄存器的值保持一致。

在一個(gè)實(shí)施方式中，定義所述MIPS狀態(tài)寄存器中每個(gè)位置的含義，包括：

定義位置0為V，定義位置1為C，定義位置2為Z，定義位置3為N，定義位置4為UGT，定義位置5為SGE，定義位置6為SGT，定義位置8為F，定義位置9為A。

在一個(gè)實(shí)施方式中，在通過所述MIPS狀態(tài)寄存器進(jìn)行ARM指令翻譯之后，所述方法還包括：

確定指令翻譯的效率。

在一個(gè)實(shí)施方式中，所述確定指令翻譯的效率包括：

通過翻譯一條ARM指令所需的MIPS條數(shù)，確定指令翻譯的效率。

本發(fā)明實(shí)施例還提供了一種指令翻譯裝置，以達(dá)到減少翻譯時(shí)間的目的，該裝置包括：

第一定義模塊，用于定義MIPS狀態(tài)寄存器其中，MIPS狀態(tài)寄存器用于記錄指令運(yùn)行影響狀態(tài)；