[發(fā)明專利]一種NAND串結(jié)構(gòu)及其制備方法

有效

• 申請?zhí)枺?/td>: 201711098604.4
• 申請日: 2017-11-09
• 公開（公告）號: CN107871744B
• 公開（公告）日: 2019-03-19
• 發(fā)明（設(shè)計(jì)）人: 胡禺石;陶謙;楊號號;董金文;陳俊;呂震宇
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11551;H01L27/11563;H01L27/11578
• 代理公司: 北京辰權(quán)知識產(chǎn)權(quán)代理有限公司 11619
• 代理人: 劉廣達(dá)

本發(fā)明公開了一種NAND串結(jié)構(gòu)，包括垂直貫穿等級層堆棧的通道孔，形成在通道孔內(nèi)的介質(zhì)層，以及形成在介質(zhì)層內(nèi)的半導(dǎo)體通道層；在通道孔的第一端，半導(dǎo)體通道層穿過介質(zhì)層的開口與第一結(jié)構(gòu)接觸，介質(zhì)層的開口在對初始介質(zhì)層進(jìn)行打孔刻蝕時形成，并在所述打孔刻蝕后的再次刻蝕工藝中被展寬；初始介質(zhì)層覆蓋所述通道孔的第一端。本發(fā)明能有效提升半導(dǎo)體通道層與硅外延層的接觸面積，進(jìn)而能顯著降低半導(dǎo)體通道與硅外延層的接觸電阻，實(shí)現(xiàn)良好的電性連接。

技術(shù)領(lǐng)域

本發(fā)明涉及一種NAND串結(jié)構(gòu)及其制備方法，屬于3D NAND存儲器制造技術(shù)領(lǐng)域。

背景技術(shù)

隨著對高度集成電子裝置的持續(xù)重視，對以更高的速度和更低的功率運(yùn)行并具有增大的器件密度的半導(dǎo)體存儲器件存在持續(xù)的需求。為達(dá)到這一目的，已經(jīng)發(fā)展了具有更小尺寸的器件和具有以水平和垂直陣列布置的晶體管單元的多層器件。3D NAND是業(yè)界所研發(fā)的一種新興的閃存類型，通過垂直堆疊多層數(shù)據(jù)存儲單元來解決2D或者平面NAND閃存帶來的限制，其具備卓越的精度，支持在更小的空間內(nèi)容納更高的存儲容量，可打造出存儲容量比同類NAND技術(shù)高達(dá)數(shù)倍的存儲設(shè)備，進(jìn)而有效降低成本和能耗，能全面滿足眾多消費(fèi)類移動設(shè)備和要求最嚴(yán)苛的企業(yè)部署的需求。

在NAND串的制備工藝中，存在以下問題：1、在對通道孔內(nèi)疊層進(jìn)行打孔刻蝕時，由于通道孔內(nèi)疊層具有一定厚度且通道孔內(nèi)的關(guān)鍵尺寸較小，打孔刻蝕的刻蝕窗口較小，容易產(chǎn)生刻蝕不完全的問題；2、由于打孔刻蝕后在通道孔內(nèi)形成的開口較小，隨后形成的半導(dǎo)體通道通過所述開口與其他結(jié)構(gòu)形成接觸時的接觸面積也較小，致使對應(yīng)的接觸電阻很高，難以實(shí)現(xiàn)有效的電性連接。

因此，如何有效降低NAND串半導(dǎo)體通道與其他結(jié)構(gòu)的接觸電阻，是目前亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明提供了一種NAND串結(jié)構(gòu)及其制備方法，通過增大打孔刻蝕窗口以克服打孔刻蝕中存在的刻蝕不完全問題，并通過增大半導(dǎo)體通道層與其他結(jié)構(gòu)形成接觸時的接觸面積，以降低對應(yīng)的接觸電阻，進(jìn)而提高半導(dǎo)體通道層與其他結(jié)構(gòu)的電性連接性能。

按照本發(fā)明的一個方面，提供了一種NAND串結(jié)構(gòu)，包括垂直貫穿等級層堆棧的通道孔，形成在所述通道孔內(nèi)的介質(zhì)層，以及形成在所述介質(zhì)層內(nèi)的半導(dǎo)體通道層；在所述通道孔的第一端，所述半導(dǎo)體通道層穿過所述介質(zhì)層的開口，用于與第一結(jié)構(gòu)接觸，所述介質(zhì)層的開口在對初始介質(zhì)層進(jìn)行打孔刻蝕時形成，并在所述打孔刻蝕后的再次刻蝕工藝中被展寬，所述展寬是指增大介質(zhì)層的開口的孔徑；所述初始介質(zhì)層覆蓋所述通道孔的第一端,所述介質(zhì)層由所述初始介質(zhì)層形成。

優(yōu)選地，所述第一結(jié)構(gòu)為硅外延層。

優(yōu)選地，所述硅外延層上存在凹陷，所述半導(dǎo)體通道層與所述凹陷內(nèi)壁及所述凹陷外圍的所述硅外延層表面接觸。

優(yōu)選地，等級層堆棧形成在硅基板上，所述硅外延層從所述硅基板的摻雜區(qū)上外延生長得到。

優(yōu)選地，所述第一結(jié)構(gòu)為其他的NAND串結(jié)構(gòu)，或者所述第一結(jié)構(gòu)為導(dǎo)電觸點(diǎn)。

按照本發(fā)明的另一個方面，提供了一種NAND存儲器，包括上述NAND串結(jié)構(gòu)。

優(yōu)選地，所述NAND存儲器還包括與所述NAND串結(jié)構(gòu)的半導(dǎo)體通道層接觸的第一結(jié)構(gòu)，所述第一結(jié)構(gòu)為硅外延層，或者所述第一結(jié)構(gòu)為其他的NAND串結(jié)構(gòu)，或者所述第一結(jié)構(gòu)為導(dǎo)電觸點(diǎn)。

按照本發(fā)明的又一個方面，提供了一種NAND串的制備方法，包括如下步驟：

形成垂直貫穿等級層堆棧的通道孔；

在通道孔內(nèi)形成介質(zhì)層和覆蓋介質(zhì)層的保護(hù)層，介質(zhì)層和保護(hù)層覆蓋通道孔的第一端；

去除通道孔的第一端的部分介質(zhì)層和保護(hù)層，在通道孔的第一端形成開口；