[發明專利]判定FPGA冗余設計的代碼與綜合后電路一致性的方法和系統

有效

• 申請號: 201711096856.3
• 申請日: 2017-11-09
• 公開（公告）號: CN108829903B
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 江國進;高玉斌;孫永濱;白濤;張亞棟;尹寶娟;楊元桂;張俊清
• 申請（專利權）人: 北京廣利核系統工程有限公司;中國廣核集團有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20;G06F30/34
• 代理公司: 北京國電智臻知識產權代理事務所(普通合伙) 11580
• 代理人: 孫小敏

1.一種判定FPGA冗余設計的代碼與綜合后電路一致性的方法，其特征在于，包括：

S1、分別檢索FPGA代碼中的第一關鍵詞和綜合電路對應網表文件中的第二關鍵詞；

S2、判斷所述FPGA代碼中第一關鍵詞檢索得到的第一信號名集合是否屬于所述網表文件中第二關鍵詞檢索得到的第二信號名集合的子集；如果是，則綜合后電路的信號一致性檢測通過；

S3、判斷所述FPGA代碼文件中聲明的所有信號，在所述綜合后電路對應網表文件中是否分別都有一個或多個有用邏輯單元與相應的信號連接；如果是，則綜合后電路的邏輯一致性檢測通過；

S4、當所述綜合后電路的信號一致性檢測和所述綜合后電路的邏輯一致性檢測都通過時，則判定所述FPGA冗余設計的代碼與綜合后電路一致性通過；

其中，所述第一關鍵詞包括模塊節點信息、模塊參節點信息、模塊端口節點信息、局部變量節點信息；并且所述第二關鍵詞包括單元格信息節點信息、單元格的端口節點信息、單元格的用例節點信息、單元格的網絡節點信息。

2.根據權利要求1所述的方法，其特征在于，所述步驟S2還包括：如果所述第一信號名集合不屬于所述第二信號名集合的子集，則提示報警信息，并顯示丟失的信號名。

3.根據權利要求1所述的方法，其特征在于，所述步驟S3包括：如果有一個或者多個信號只連接到IO端口單元時，提示報警信息，并顯示信號和連接信息；如果有一個或者多個信號沒有連接元件庫中的任一邏輯單元時，發出錯誤提醒信息。

4.根據權利要求1所述的方法，其特征在于，所述步驟S3中判斷所述FPGA代碼文件中聲明的所有信號，在所述綜合后電路對應網表文件中是否分別都有一個或多個有用邏輯單元與相應的信號連接包括：判斷FPGA代碼冗余設計與綜合后電路是否一致的比較準則為關聯信號在所述綜合后電路對應網表文件中是否有空接、關聯信號在所述綜合后電路對應網表文件中是否丟失、關聯信號在所述綜合后電路對應網表文件中是否連接到VCC或GND定值上。

5.根據權利要求1所述的方法，其特征在于，還包括：分別對所述FPGA代碼與綜合后電路編譯前后基本信息的一致性檢查和編譯后變量是否被優化的檢查。

6.根據權利要求5所述的方法，其特征在于，所述編譯前后基本信息的一致性檢查包括：模塊名稱一致性檢查、模塊內端口信息檢查和模塊內局部變量檢查。

7.根據權利要求5所述的方法，其特征在于，所述編譯后變量是否被優化的檢查包括：對頂層文件的端口進行檢查和對其它模塊的局部變量進行檢查。

8.一種判定FPGA冗余設計的代碼與綜合后電路一致性的系統，其特征在于，包括：

第一輸入模塊，設置成輸入所述FPGA代碼對應的文件；

第二輸入模塊，設置成輸入所述綜合后電路對應網表文件；

控制器，設置成用于加載并執行如權利要求1-7中任意一種所述的判定FPGA冗余設計的代碼與綜合后電路一致性的方法。