[發(fā)明專利]SPI通訊抗干擾電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201711088696.8
• 申請(qǐng)日: 2017-11-08
• 公開（公告）號(hào): CN107919892A
• 公開（公告）日: 2018-04-17
• 發(fā)明（設(shè)計(jì)）人: 惠喬喬;陳軍;薛哲峰
• 申請(qǐng)（專利權(quán)）人: 深圳市沃特瑪電池有限公司
• 主分類號(hào): H04B3/21
• 分類號(hào): H04B3/21
• 代理公司: 暫無信息
• 代理人: 暫無信息

【技術(shù)領(lǐng)域】

本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種SPI通訊抗干擾電路。

【背景技術(shù)】

SPI(Serial Peripheral Interface，串行外設(shè)接口)總線是一種高速的、全雙工且同步的通信總線，通常用于實(shí)現(xiàn)主從設(shè)備的通信。目前，SPI通訊時(shí)通常采用“平衡”雙線(兩條線都不接地)進(jìn)行數(shù)據(jù)傳輸，這樣在傳輸導(dǎo)線就會(huì)產(chǎn)生噪聲，因?yàn)椴钅Ｔ肼曄嗷ブg相對(duì)地不受影響，而共模信號(hào)就會(huì)產(chǎn)生射頻干擾，因此SPI通訊總線上往往需要配置相應(yīng)的電路消除共模干擾，否則會(huì)造成通訊信息丟失甚至中斷、進(jìn)入死循環(huán)而死機(jī)的情況。而現(xiàn)有技術(shù)中往往忽視干擾信號(hào)的問題，進(jìn)而導(dǎo)致主從設(shè)備之間無法實(shí)現(xiàn)正常的數(shù)據(jù)通訊。

鑒于此，實(shí)有必要提供一種SPI通訊抗干擾電路以克服以上缺陷。

【發(fā)明內(nèi)容】

本發(fā)明的目的是提供一種能高效消除SPI通訊中產(chǎn)生的電磁干擾的SPI通訊抗干擾電路。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種電磁干擾的SPI通訊抗干擾電路，包括主芯片、網(wǎng)絡(luò)變壓器、SPI接口模塊以及第一濾波單元；所述網(wǎng)絡(luò)變壓器與所述主芯片以及所述SPI接口模塊相連；所述第一濾波單元與所述網(wǎng)絡(luò)變壓器及所述SPI接口模塊相連；所述主芯片包括第一引腳以及第二引腳，所述網(wǎng)絡(luò)變壓器包括第一繞組以及第二繞組，所述SPI接口模塊包括第一端口、第二端口以及浮地端口，所述第一引腳通過SPI總線與所述第一繞組的第一端相連，所述第二引腳通過SPI總線與所述第一繞組的第二端相連，所述第一端口通過SPI總線與所述第二繞組的第一端相連，所述第二端口通過SPI總線與所述第二繞組的第二端相連；所述第一濾波單元包括第一電阻以及第一電容，所述第一電阻的第一端與所述第二繞組的中央抽頭連接點(diǎn)以及所述第一電容的第一端相連，所述第一電阻的第二端與所述浮地端口相連，所述第一電容的第二端接地。

進(jìn)一步地，所述SPI通訊抗干擾電路還包括第二濾波單元，所述第二濾波單元包括第二電阻，所述第二電阻的一端連接于所述第一引腳與所述第一繞組的第一端之間的連接節(jié)點(diǎn)，所述第二電阻的另一端連接于所述第二引腳與所述第一繞組的第二端之間的連接節(jié)點(diǎn)。

進(jìn)一步地，所述SPI通訊抗干擾電路還包括第三濾波單元，所述第三濾波單元包括第二電容，所述第二電容的一端與所述第一繞組的中央抽頭連接點(diǎn)相連，所述第二電容的另一端接地。

相比于現(xiàn)有技術(shù)，本發(fā)明通過所述第一濾波單元、所述第二濾波單元以及所述第三濾波單元大幅度降低了所述主芯片與所述SPI接口模塊之間傳輸信號(hào)的電磁干擾，避免了SPI通訊時(shí)因電磁干擾帶來的不利影響，提高了SPI通訊的可靠性；本發(fā)明還通過所述網(wǎng)絡(luò)變壓器實(shí)現(xiàn)了所述主芯片與所述SPI接口模塊之間的電氣隔離，提高了安全性能。

【附圖說明】

圖1為本發(fā)明的實(shí)施例提供的SPI通訊抗干擾電路的電路圖。

【具體實(shí)施方式】

為了使本發(fā)明的目的、技術(shù)方案和有益技術(shù)效果更加清晰明白，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語與屬于本發(fā)明的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說明書中所使用的術(shù)語只是為了描述具體的實(shí)施例的目的，不是旨在于限制本發(fā)明。

請(qǐng)參閱圖1，圖1為本發(fā)明的實(shí)施例提供的SPI通訊抗干擾電路100的電路圖。所述SPI通訊抗干擾電路100包括主芯片1、網(wǎng)絡(luò)變壓器2、SPI接口模塊3以及第一濾波單元4。所述網(wǎng)絡(luò)變壓器2與所述主芯片1以及所述SPI接口模塊3相連，所述網(wǎng)絡(luò)變壓器2用于實(shí)現(xiàn)所述主芯片1與所述SPI接口模塊3之間的信號(hào)傳輸以及電氣隔離。具體的，所述主芯片1包括第一引腳a1以及第二引腳a2，所述網(wǎng)絡(luò)變壓器2包括第一繞組21以及第二繞組22，所述SPI接口模塊3包括第一端口b1、第二端口b2以及浮地端口b3，所述第一引腳a1通過SPI總線與所述第一繞組21的第一端相連，所述第二引腳a2通過SPI總線與所述第一繞組21的第二端相連，所述第一端口b1通過SPI總線與所述第二繞組22的第一端相連，所述第二端口b2通過SPI總線與所述第二繞組22的第二端相連。