[發明專利]半導體結構及其制備方法

在審

• 申請號: 201711085712.8
• 申請日: 2017-11-07
• 公開（公告）號: CN107946233A
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 余明偉

技術領域

本發明屬于半導體制備工藝技術領域，特別是涉及一種半導體結構及其制備方法。

背景技術

在現有半導體工藝中，使用物理氣相沉積工藝(PVD)沉積鋁膜等金屬層是很多半導體工藝中必須的步驟。在現有的工藝中，一般是通過將晶圓置于真空反應室內加熱至一定溫度，采用濺射方法沉積的一步工藝。

然而，隨著器件小型化的不斷深入，半導體結構的尺寸越來越小，尤其是當半導體產品的關鍵尺寸縮小到30nm以下時，致使填充溝槽及通孔的難度越來越大。在使用現有的沉積工藝進行高深寬比的溝槽10(譬如接觸孔)進行金屬層11(譬如鋁層)填充時，很容易使得所述金屬層11不能填滿所述溝槽10(如圖1所示，所述溝槽10內的所述金屬層11內側有間隙12)或在所述溝槽10內填充的所述金屬層11中形成孔洞12，而如果所述金屬層11不能填滿所述溝槽10或填充于所述溝槽10內的所述金屬層11中有所述孔洞12存在，必然會導致半導體器件性能的下降，甚至導致半導體器件的失效。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體結構及其制備方法，用于解決現有技術中采用現有沉積工藝對溝槽進行金屬填充時會在填充的金屬層內形成孔洞，從而導致半導體器件性能下降，甚至導致半導體器件失效的問題。

為實現上述目的及其他相關目的，本發明提供一種半導體結構制備方法，所述半導體結構的制備方法包括如下步驟：

1)提供一半導體襯底，所述半導體襯底內形成有溝槽；

2)于所述溝槽內及所述半導體襯底上表面沉積金屬層；及，

3)將所述金屬層進行真空環境下的高溫回流處理，使得所述金屬層發生回流以形成回流金屬層填滿所述溝槽。

作為本發明的一種優選方案，步驟1)與步驟2)之間還包括步驟：將所述半導體襯底進行加熱，以去除所述半導體襯底表面水汽。

作為本發明的一種優選方案，步驟1)與步驟2)之間還包括步驟：形成浸潤層于所述半導體襯底的上表面、所述溝槽的底部及側壁，步驟2)中，所述金屬層沉積于所述浸潤層的外表面。

作為本發明的一種優選方案，步驟2)中形成的所述金屬層包括鋁層。

作為本發明的一種優選方案，步驟1)中，所述半導體襯底內所述溝槽的數量為多個，多個所述溝槽于所述半導體襯底內間隔排布。

作為本發明的一種優選方案，步驟3)中，在高溫回流處理過程總持續進行除氣。

作為本發明的一種優選方案，步驟2)中，采用物理氣相沉積工藝于所述溝槽內及所述半導體襯底上表面沉積所述金屬層。

作為本發明的一種優選方案，所述金屬層的沉積溫度小于或等于100℃，所述金屬層的厚度為5000埃～6000埃，沉積時間為1分鐘～5分鐘。

作為本發明的一種優選方案，步驟3)之后還包括如下步驟：

4)將高溫回流處理后的所述半導體襯底冷卻至室溫；及，

5)去除位于所述半導體襯底上表面的所述回流金屬層。

作為本發明的一種優選方案，步驟3)中，將所述溝槽內及上表面形成有所述金屬層的所述半導體襯底置于真空反應腔室內，于大于400℃的反應溫度條件下進行高溫處理，以使得所述金屬層發生回流以形成所述回流金屬層填滿所述溝槽。

作為本發明的一種優選方案，所述反應溫度為440℃～550℃，所述反應時間為30秒～180秒，所述真空反應腔室內的真空度大于10^-8Pa。

本發明還提供一種半導體結構，所述半導體結構包括：

半導體襯底，所述半導體襯底內形成有溝槽；及

回流金屬層，填充于所述溝槽內。

作為本發明的一種優選方案，所述回流金屬層的材質包括鋁。

作為本發明的一種優選方案，所述回流金屬層的上表面與所述半導體襯底的上表面相平齊。

作為本發明的一種優選方案，所述溝槽的深寬比小于等于2。

作為本發明的一種優選方案，所述半導體結構還包括浸潤層，位于所述溝槽內，以作為所述回流金屬層與所述半導體襯底之間的結合內襯。

作為本發明的一種優選方案，所述浸潤層的材質包括鈦或氮化鈦的其中之一。

作為本發明的一種優選方案，所述半導體襯底的底部設有晶體管結構，所述晶體管結構具有柵結構，所述半導體結構還包括：

電容器結構，位于所述半導體襯底上；