[發明專利]半導體裝置以及其制作方法

有效

• 申請號: 201711082658.1
• 申請日: 2017-11-07
• 公開（公告）號: CN109755132B
• 公開（公告）日: 2022-10-21
• 發明（設計）人: 張豪軒;鐘耀賢;蔡馥郁
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/423;H01L29/78
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體裝置的制作方法，包括：

提供一半導體基底，該半導體基底上定義有核心區與輸入/輸出區；

在該核心區上形成一第一堆疊結構，其中該第一堆疊結構包括：

第一圖案化氧化物層；

第一圖案化氮化物層，形成于該第一圖案化氧化物層上；以及

第一虛置柵極，形成于該第一圖案化氮化物層上；

在該輸入/輸出區上形成一第二堆疊結構，其中該第二堆疊結構包括：

第二圖案化氧化物層；

第二圖案化氮化物層，形成于該第二圖案化氧化物層上；以及

第二虛置柵極，形成于該第二圖案化氮化物層上；

移除該第一虛置柵極與該第二虛置柵極，用以于該核心區上形成一第一凹陷，并于該輸入/輸出區上形成一第二凹陷；

在該第一凹陷中形成一第一柵極結構；

在該第二凹陷中形成一第二柵極結構；

在該第一凹陷中形成該第一柵極結構之前，將該第一圖案化氮化物層移除；以及

在移除該第一虛置柵極與該第二虛置柵極之前，在該第一堆疊結構的側壁上以及該第二堆疊結構的側壁上形成一間隙壁，其中該第一凹陷以及該第二凹陷被該間隙壁圍繞，其中一氧化層經由移除該第一虛置柵極與該第二虛置柵極的步驟而形成于該間隙壁的一表面上，且該第一凹陷以及該第二凹陷被該氧化層圍繞。

2.如權利要求1所述的半導體裝置的制作方法，其中該第一圖案化氧化物層以及該第二圖案化氧化物層是由同一個制作工藝對一氧化物介電層進行圖案化所形成。

3.如權利要求1所述的半導體裝置的制作方法，其中該第一圖案化氮化物層以及該第二圖案化氮化物層是由同一個制作工藝對一氮化物介電層進行圖案化所形成。

4.如權利要求1所述的半導體裝置的制作方法，其中該氧化層形成于移除該第一圖案化氮化物層的步驟之前。

5.如權利要求1所述的半導體裝置的制作方法，其中該第一柵極結構包括：

第一高介電常數介電層；以及

第一金屬柵極，形成于該第一高介電常數介電層上，其中該第一高介電常數介電層包括一U字形結構圍繞該第一金屬柵極。

6.如權利要求5所述的半導體裝置的制作方法，其中該第一圖案化氧化物層直接接觸該第一高介電常數介電層。

7.如權利要求1所述的半導體裝置的制作方法，其中該第二柵極結構包括：

第二高介電常數介電層；以及

第二金屬柵極，形成于該第二高介電常數介電層上，其中該第二高介電常數介電層包括一U字形結構圍繞該第二金屬柵極。

8.如權利要求7所述的半導體裝置的制作方法，其中該第二圖案化氮化物層位于該第二高介電常數介電層與該第二圖案化氧化物層之間。