[發(fā)明專利]安全微處理器

在審

• 申請?zhí)枺?/td>: 201711082642.0
• 申請日: 2017-11-06
• 公開（公告）號: CN109753449A
• 公開（公告）日: 2019-05-14
• 發(fā)明（設計）人: 汪家祥;吳亞坤;李達;楊克學
• 申請（專利權(quán)）人: 中天安泰（北京）信息技術(shù)有限公司
• 主分類號: G06F12/14
• 分類號: G06F12/14
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種微處理器，內(nèi)置有高速緩存Cache和內(nèi)存控制器，其特征在于，在所述Cache與內(nèi)存控制器之間的讀通道上配置有內(nèi)存保護組件；所述內(nèi)存保護組件用于審核從內(nèi)存提取到Cache的上行數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的微處理器，其特征在于，所述內(nèi)存保護組件包括：讀通道控制單元和審核單元；

所述控制單元，配置在所述Cache與內(nèi)存控制器之間的讀通道上，且與所述審核單元連接，用于在所述讀通道上攔截上行數(shù)據(jù)，將其送入所述審核單元進行審核；以及將攜帶審核結(jié)果的上行數(shù)據(jù)送回所述讀通道；

所述審核單元，用于審核所述上行數(shù)據(jù)，將該上行數(shù)據(jù)及其審核結(jié)果送回所述控制單元。

3.根據(jù)權(quán)利要求2所述的微處理器，其特征在于，所述內(nèi)存保護組件還配置有用于存放需要保護的內(nèi)存地址的審核表；

所述審核單元被配置訪問所述審核表，依據(jù)所述審核表中的保護地址審核所述上行數(shù)據(jù)，判斷所述上行數(shù)據(jù)是否來自受保護的內(nèi)存區(qū)域。

4.根據(jù)權(quán)利要求2所述的微處理器，其特征在于，所述Cache中的每個條目被配置具有擴展標志位；所述擴展標志位用于存儲所述審核結(jié)果；

所述審核結(jié)果為禁寫標記或無效標記；

其中，所述禁寫標記用于指示該Cache條目位置處禁止被寫回。

5.根據(jù)權(quán)利要求3所述的微處理器，其特征在于，所述審核表存放在片內(nèi)緩沖區(qū)Buffer中。

6.根據(jù)權(quán)利要求4所述的微處理器，其特征在于，該微處理器還內(nèi)置有處理器核心；在所述處理器核心與所述Cache之間的寫通道上配置有寫回控制單元；

所述寫回控制單元用于識別所述Cache條目中的禁寫標記，禁止具有禁寫標記的Cache條目被所述處理器核心寫回。

7.根據(jù)權(quán)利要求3所述的微處理器，其特征在于，所述內(nèi)存保護組件為讀內(nèi)存保護組件；

在所述Cache與所述內(nèi)存控制器之間的寫通道上還配置有寫內(nèi)存保護組件；所述寫內(nèi)存保護組件用于審核從Cache寫回到內(nèi)存的下行數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的微處理器，其特征在于，所述寫內(nèi)存保護組件包括：寫通道控制單元和所述審核單元；

所述寫通道控制單元，配置在所述Cache與內(nèi)存控制器之間的寫通道上，且與所述審核單元連接，用于在所述寫通道上攔截下行數(shù)據(jù)，將其送入所述審核單元進行審核；以及將攜帶審核結(jié)果的下行數(shù)據(jù)送回所述寫通道；

所述審核單元，用于依據(jù)所述審核表中的保護地址審核所述下行數(shù)據(jù)，判斷所述下行數(shù)據(jù)是否篡改受保護的內(nèi)存區(qū)域，將該下行數(shù)據(jù)及其審核結(jié)果送回所述寫通道控制單元。

9.根據(jù)權(quán)利要求8所述的微處理器，其特征在于，在判定所述下行數(shù)據(jù)將篡改受保護的內(nèi)存區(qū)域時，所述審核單元還用于修改該下行數(shù)據(jù)的目標地址；其中，修改后的所述目標地址不在所述受保護的內(nèi)存區(qū)域內(nèi)。

10.一種計算設備，其特征在于，該計算設備裝配有權(quán)利要求1-9任一項所述的微處理器。