[發明專利]高壓隔離環及其制造方法

有效

• 申請號: 201711075631.X
• 申請日: 2017-11-06
• 公開（公告）號: CN107919385B
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 房子荃;錢文生
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/36;H01L21/761
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種高壓隔離環，高壓隔離環的耐壓為600V以上并用于實現耐壓為600V以上的高壓器件之間的隔離；高壓隔離環設置在高壓器件之間且位于第一局部場氧化層的底部，包括：第一P型埋層；形成于第一P型埋層頂部的第一P阱，形成于第一P阱的頂部的中間區域的第一N型摻雜區；第一N型摻雜區的寬度小于第一P阱的寬度；通過高壓器件的N型外延層對高壓隔離環的第一P阱的耗盡實現高壓隔離環的耐壓，第一N型摻雜區用于增強第一P阱的耗盡，提高高壓隔離環的耐壓。本發明還公開了一種高壓隔離環的制造方法。本發明能提高高壓隔離環的耐壓能力。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種高壓隔離環。本發明還涉及一種高壓隔離環的制造方法。

背景技術

在半橋驅動電路中，高壓電路和低壓電路需實現在同一芯片上。通常高壓電源需要承受600V以上的耐壓。在高壓電路和低壓電路之間一般采用高壓LDMOS進行隔離。在高壓電路的不同高壓器件之間則需要采用高壓隔離環進行隔離，高壓電路的不同高壓器件之間主要是指高壓LDMOS之間或高壓LDMOS和其它高壓器件之間；也即在高壓電路中，高壓LDMOS之間需要設置高壓隔離環，在高壓LDMOS和其它高壓器件之間也需要設置高壓隔離環。

高壓隔離環作為高壓電路間的隔離，需要實現耐壓600V以上。如圖1所示，是現有高壓隔離環的剖面結構圖；高壓隔離環201位于高壓器件202和203之間，高壓隔離環201包括位于局部場氧化層105a底部的P型埋層102和P阱106。

P型埋層102形成于P型半導體襯底如硅襯底101的表面，在P型半導體襯底101的表面上形成有N型外延層104，P型埋層102還延伸到N型外延層4中，P阱106通過穿過局部場氧化層105a的離子注入形成于N型外延層4中。

圖1中顯示的高壓器件202為高壓LDMOS器件，高壓LDMOS器件中需要采用到局部場氧化層105，以及需要采用由N+區107組成的源漏區。在這里就不對高壓器件202進行詳細的描述。

圖1中顯示的高壓器件203則還采用到了N型埋層103以及由N+區107組成的源漏區。在這里就不對高壓器件203進行詳細的描述。

由圖1所示可知，高壓隔離環201的600V以上的耐壓能力主要是通過N型外延層104對P阱106的耗盡決定的，其中P型埋層102也會耗盡從而也會對耐壓產生貢獻。所以高壓隔離環201的P阱106的寬度和濃度決定了其耐壓高低，如P型埋層102和P阱106的開口寬度越小，P型埋層102和P阱106越容易被耗盡，從而高壓隔離環201的耐壓能力越高；同樣P型埋層102和P阱106的摻雜濃度越淡，P阱106越容易被耗盡，從而高壓隔離環201的耐壓能力越高。

所以，P型埋層102和P阱106的開口要小，濃度要淡，才能使整個高壓隔離環201耗盡達到高耐壓。

其中P型埋層102由于是在N型外延層104形成之前形成，故P型埋層102的開口和摻雜濃度的調節較容易。而P阱106則需要通過穿過局部場氧化層105a的離子注入形成，故P阱106的工藝參數受限，主要體現為：1)、P阱106開口受工藝限制，P阱106的離子注入需要采用較厚的光刻膠(PR)進行定義，厚PR的關鍵尺寸(CD)不能做太小，也即對應于P阱106的寬度的縮小受到光刻膠厚度的限制。2)、P阱106的摻雜濃度會影響PLDMOS電性，不能調太淡；也即P阱106通常是和PLDMOS中采用的P阱同時形成，故P阱106的摻雜濃度會受到PLDMOS的電性的限制。

發明內容

本發明所要解決的技術問題是提供一種高壓隔離環，能提高耐壓能力。為此，本發明還提供一種高壓隔離環的制造方法。

為解決上述技術問題，本發明提供的高壓隔離環的耐壓為600V以上并用于實現耐壓為600V以上的高壓器件之間的隔離。

在P型半導體襯底表面形成有N型外延層，各所述高壓器件形成于所述N型外延層上。