[發明專利]一種防止瞬間掉電引起二次復位的復位電路

有效

• 申請號: 201711067613.7
• 申請日: 2017-11-03
• 公開（公告）號: CN107707233B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 王旭東;魏恒;陳明輝;廖春連;楊格亮;曲明;王鑫華;王湛;石立志
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 河北東尚律師事務所 13124
• 代理人: 王文慶

本發明提供了一種防止瞬間掉電引起二次復位的復位電路，涉及集成電路領域。系統上電的時候，普通的復位電路產生的復位信號會因為電源短時間掉電且重新上電而引起二次復位，對芯片產生誤操作。本發明通過將通常的復位信號經過兩路數據選擇器并進行相關的控制和邏輯運算產生僅在第一回的上升沿與下降沿透明輸出，屏蔽之后上升沿與下降沿的復位信號，從而避免因電源瞬間掉電而引起的二次復位，增加了芯片在實際環境中的穩定度和可靠性，具有較高的實際應用價值。

技術領域

本發明涉及集成電路技術領域，尤其是指一種防止瞬間掉電引起二次復位的復位電路。

背景技術

上電復位電路廣泛應用于集成電路設計中，是保證整個系統穩定可靠工作的不可缺少的部分。在芯片上電過程中，上電復位電路檢測并判斷芯片供電電壓是否達到要求的啟動電壓，當芯片供電穩定時產生復位信號，對數字電路和其他單元電路進行復位和啟動，使系統正常工作。

但是，在實際應用中，芯片上電之后，由于強干擾或者電池老化會出現電源瞬間掉電再重新上電的情況，這時普通的復位電路會產生二次復位的信號，引起芯片重新復位，改變正常工作狀態，影響系統的正常工作。

發明內容

有鑒于此，本發明提供一種防止瞬間掉電引起二次復位的復位電路，其能夠避免因電源瞬間掉電而引起的二次復位。

為了實現上述目的，本發明通過以下技術方案來實現：

一種防止瞬間掉電引起二次復位的復位電路，包括用于產生通常復位信號的通常復位電路，還包括用于產生第一路復位信號的第一數據選擇器、用于產生第二路復位信號的第二數據選擇器、用于產生數據選擇器控制信號的第一控制電路和第二控制電路、用于上電初始清零的初始清零電路、對兩路復位信號進行邏輯運算的異或門，以及用于輸出整形的輸出緩沖器；所述第一數據選擇器和第二數據選擇器均包括高電平控制信號輸入端、低電平控制信號輸入端、信號輸出選擇控制端和輸出端，所述第一控制電路和第二控制電路均包括輸出端和輸入端，所述通常復位電路產生的復位信號分別與第一數據選擇器的高電平控制信號輸入端以及第一控制電路和第二控制電路的輸入端相連，所述第一數據選擇器的輸出端分別與第一數據選擇器的低電平控制信號輸入端、第二數據選擇器的低電平控制信號輸入端、初始清零電路的輸出端以及異或門的一端相連，所述第一數據選擇器的信號輸出選擇控制端與所述第一控制電路的輸出端相連，所述第二數據選擇器的信號輸出選擇控制端與所述第二控制電路的輸出端相連，所述第二數據選擇器的輸出端分別與第二數據選擇器的高電平控制輸入端以及異或門的另一端相連，所述異或門的輸出端與所述輸出緩沖器的輸入端相連，所述輸出緩沖器的輸出為需要的復位信號。

可選的，所述的數據選擇器電路包括第一反相器、第二反相器、第三反相器、第一NMOS管和第二NMOS管，其中第一反相器的輸入端為第一數據選擇器的高電平控制輸入端，第一反相器的輸出與第一NMOS管的源端相連，第一NMOS管的漏端分別與第二反相器的輸入和第二NMOS管的漏端相連，第二NMOS管的源端與第三反相器的輸出相連，第二反相器的輸出為第一數據選擇器的輸出端，第三反相器的輸入為第一數據選擇器的低電平控制輸入端，第一NMOS管的柵端為第一數據選擇器的高電平控制端，第二NMOS管的柵端為第一數據選擇器的低電平控制端。

可選的，所述第一控制電路包括緩沖器、第四反相器、第二與門、第一電容、第二電容、施密特觸發器、第十二反相器和第十三反相器，其中第一控制電路的輸入與緩沖器的輸入端和第四反相器的輸入相連，第四反相器輸出與第二與門一端輸入相連，第二與門另一端輸入與電源相連，第二與門的輸出分別與第一電容和施密特觸發器輸入相連，所述施密特觸發器的輸出分別與第二電容和第十二反相器相連，第一電容另一端和第二電容另一端同時接地，第十二反相器的輸出與第十三反相器的輸入相連，第十三反相器的輸出為第一控制電路的控制輸出端；所述第二控制電路的輸入為第六反相器的輸入端，第六反相器的輸出端與第十四反相器的輸入端相連，第十四反相器的輸出端為第二控制電路的控制輸出端。

與現有技術相比，本發明具有以下優點：