[發(fā)明專利]三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711065823.2
• 申請(qǐng)日: 2017-11-02
• 公開(kāi)（公告）號(hào): CN107907850B
• 公開(kāi)（公告）日: 2020-11-17
• 發(fā)明（設(shè)計(jì)）人: 徐京生;牛延謀;楊招勇
• 申請(qǐng)（專利權(quán)）人: 華立科技股份有限公司
• 主分類號(hào): G01R35/04
• 分類號(hào): G01R35/04;G04G5/00
• 代理公司: 杭州杭誠(chéng)專利事務(wù)所有限公司 33109
• 代理人: 尉偉敏

1.一種三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法，其特征在于，包括MCU(1)、電能表(2)和校表臺(tái)體(3)，所述電能表包括處理器(21)、時(shí)鐘芯片(22)、寄存器(23)、晶振(24)和信號(hào)輸入輸出端口，所述校表臺(tái)體包括控制器(31)、時(shí)鐘校準(zhǔn)模塊(32)和誤差校準(zhǔn)模塊(33)；所述處理器分別與時(shí)鐘芯片、寄存器和晶振電連接，所述MCU與控制器電連接，所述控制器分別與時(shí)鐘校準(zhǔn)模塊和誤差校準(zhǔn)模塊電連接，時(shí)鐘校準(zhǔn)模塊和誤差校準(zhǔn)模塊均通過(guò)信號(hào)輸入輸出端口與處理器連接；包括如下步驟：

(1-1)MCU發(fā)送校準(zhǔn)指令給校表臺(tái)體的控制器，校表臺(tái)體的控制器根據(jù)校準(zhǔn)指令切換校準(zhǔn)模式，其中，校準(zhǔn)模式包括時(shí)鐘校準(zhǔn)模式和誤差校準(zhǔn)模式；

(1-2)校準(zhǔn)臺(tái)體的控制器將接收到的校準(zhǔn)指令通過(guò)時(shí)鐘校準(zhǔn)模塊或誤差校準(zhǔn)模塊發(fā)送給電能表；

(1-3)電能表接收來(lái)自校準(zhǔn)臺(tái)體的校準(zhǔn)指令，處理器進(jìn)行校準(zhǔn)模式切換，如果校準(zhǔn)指令為時(shí)鐘校準(zhǔn)，校表臺(tái)體和電能表均切換至?xí)r鐘校準(zhǔn)模式，進(jìn)行時(shí)鐘校準(zhǔn)，

如果校準(zhǔn)指令為誤差校準(zhǔn)，校表臺(tái)體和電能表均切換至誤差校準(zhǔn)模式，進(jìn)行誤差校準(zhǔn)。

2.根據(jù)權(quán)利要求1所述的三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法，其特征在于，所述時(shí)鐘校準(zhǔn)包括如下步驟：

(2-1)處理器將1HZ的脈沖通過(guò)信號(hào)輸入輸出端口發(fā)送給校表臺(tái)體；

(2-2)校表臺(tái)體的時(shí)鐘校準(zhǔn)模塊根據(jù)接收到的1HZ的脈沖信號(hào)測(cè)試出電能表的時(shí)鐘每天的誤差時(shí)間Δt；

(2-3)處理器將誤差時(shí)間Δt與0進(jìn)行比較，如果Δt＜0，則表明時(shí)鐘快了Δts，處理器減少輸入時(shí)鐘芯片的時(shí)鐘源的脈沖數(shù)目CLK,；

如果Δt＞0，則表明時(shí)鐘慢了Δts，處理器增加輸入時(shí)鐘芯片的時(shí)鐘源的脈沖數(shù)目CLK；

(2-4)處理器將計(jì)算得到的脈沖數(shù)目CLK轉(zhuǎn)換為寄存器的存儲(chǔ)值。

3.根據(jù)權(quán)利要求2所述的三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法，其特征在于，時(shí)鐘芯片的時(shí)鐘源的脈沖數(shù)目的計(jì)算方法如下：

其中，Δt為時(shí)鐘每天的誤差時(shí)間，RP為一天內(nèi)的時(shí)鐘校準(zhǔn)分辨率，CLK取整數(shù)。

4.根據(jù)權(quán)利要求3所述的三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法，其特征在于，一天內(nèi)的時(shí)鐘校準(zhǔn)分辨率RP的計(jì)算方法如下：

RP＝R×24×60×60，

其中，GDCLK為晶振每秒的脈沖數(shù)目，R的單位為PPM，PPM表示百萬(wàn)分之一，是處理器內(nèi)部的計(jì)算精度。

5.根據(jù)權(quán)利要求2所述的三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法，其特征在于，所述寄存器的存儲(chǔ)值的轉(zhuǎn)換方法如下：

如果Δt＜0，則表明時(shí)鐘快了Δts，將|Δt|轉(zhuǎn)換成十六進(jìn)制數(shù)作為寄存器的存儲(chǔ)值；

如果Δt＞0，則表明時(shí)鐘慢了Δts，將(512-Δt)轉(zhuǎn)換成十六進(jìn)制數(shù)作為寄存器的存儲(chǔ)值。

6.根據(jù)權(quán)利要求1或2或3或4或5所述的三相電能表時(shí)鐘校準(zhǔn)和誤差校準(zhǔn)方法，其特征在于，誤差校準(zhǔn)的具體步驟如下：

(6-1)初始化校表臺(tái)體參數(shù)，包括電壓Un、電流Ib和1L相位；

(6-2)獲取當(dāng)前電能表測(cè)量的電壓V1和校表臺(tái)體的標(biāo)準(zhǔn)電壓V0，得到電壓誤差

(6-3)從校表臺(tái)體上獲取電能表的誤差ERR_1；

(6-4)保持校表臺(tái)體電壓Un和電流Ib不變，改變相位為0.5L相位，獲取電能表的誤差ERR_2；

(6-5)處理器根據(jù)以上參數(shù)計(jì)算電壓增益、電流增益和相角；

(6-6)處理器將計(jì)算得到的電壓增益、電流增益和相角轉(zhuǎn)換為寄存器存儲(chǔ)的十六進(jìn)制數(shù)。