[發明專利]電容器陣列及其形成方法、半導體器件

在審

• 申請號: 201711064888.5
• 申請日: 2017-11-02
• 公開（公告）號: CN107706206A
• 公開（公告）日: 2018-02-16
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 智云

技術領域

本發明涉及半導體技術領域，特別涉及一種電容器陣列及其形成方法，以及一種半導體器件。

背景技術

隨著半導體技術的不斷發展，對半導體集成電路中電容器的性能要求也越來越高，同時隨著器件尺寸的不斷縮減，在越來越小的集成電路中，如何制備出電容值足夠大且可靠性高的電容器已成為一個重要的課題。

通常，電容器包括一上電極、一電容介質層和一下電極，所述電容介質層設置在上電極和下電極之間。在制備多個電容器構成的電容器陣列時，其常用的方法例如為：首先，在襯底上形成筒狀結構的下電極；接著在下電極的頂部端口上的部分地遮蓋一電極組圖層，所述電極組圖層中開設有貫通口，從而使下電極的頂部端口暴露在所述貫通口中；接著，可通過所述貫通口并經由頂部端口，以在下電極的內表面上形成電容介質層和上電極。

顯然，根據如上所述的形成方法，當在開設貫通口時，如果所述貫通口產生有位移偏差，這將直接影響下電極的頂部端口從所述貫通口中暴露出的面積，如此一來，在后續的工藝中不利于將電容介質層和上電極形成在下電極的內表面上。

發明內容

本發明的目的在于提供一種電容器陣列，以解決現有的電容器陣列中無法在下電極的內表面上充分形成電容介質層和上電極的問題。

為解決上述技術問題，本發明提供一種電容器陣列，包括：

一襯底，具有一形成有所述電容器陣列的器件區；

多個下電極，設置在所述襯底的所述器件區上，且所述下電極具有一筒狀結構；

一電極組圖層，部分遮蓋在多個所述下電極的所述筒狀結構的頂部端口上，并且在所述電極組圖層中開設有多個貫通口，每一所述貫通口對應多個所述下電極以構成一電極組，每一所述下電極的所述頂部端口和對應的所述貫通口在高度方向上的投影部分重疊，以使所述下電極的所述筒狀結構的筒內部和筒外部均與所述貫通口相互連通，其中，所述貫通口具有一直線邊界，所述直線邊界在高度方向上的投影穿越至少一個所述下電極的所述頂部端口；

一電容介質層，覆蓋在所述下電極的內外表面上；以及，

一上電極，形成在所述電容介質層的表面上，由多個所述上電極、所述電容介質層和所述下電極分別構成多個陣列排列的電容器。

可選的，所述電容器陣列中等距相鄰同一所述電容器的六個電容器呈現六角陣列排布。

可選的，所述貫通口在平行于所述襯底表面的方向上的開口形狀包括梯形，所述貫通口的所述梯形中具有一第一直線邊界和一與所述第一直線邊界平行的第二直線邊界，所述第一直線邊界在高度方向上的投影穿越至少一個所述下電極的所述頂部端口。

可選的，所述貫通口的所述梯形中的所述第二直線邊界在高度方向上的投影穿越至少兩個所述下電極的所述頂部端口。

可選的，所述電容器陣列還包括：

一第一支撐層，形成在所述下電極的側壁上，并且所述第一支撐層連接多個所述下電極的所述筒狀結構；以及，

一第二支撐層，形成在所述下電極的側壁上并有間隔地位于所述第一支撐層的上方，使所述第二支撐層和所述第一支撐層分別布置在不同的高度位置上，并且所述第二支撐層連接多個所述下電極的所述筒狀結構。

可選的，所述電容器陣列還包括：

多個支撐柱，形成在所述襯底上的所述器件區中并圍繞在所述電容器陣列的外圍，所述第一支撐層和所述第二支撐層均延伸連接所述支撐柱，以利用所述支撐柱、所述第一支撐層和所述第二支撐層構成一支撐架，用于支撐所述電容器。

可選的，所述電極組圖層中不對應所述貫通口的部分連接多個所述下電極的所述頂部端口，并延伸連接所述支撐柱的頂部。

可選的，所述支撐柱為中空的筒狀結構，所述電極組圖層完全遮蓋所述支撐柱的所述筒狀結構的頂部端口。

可選的，所述襯底上還具有一位于所述器件區外圍的外圍區，所述器件區的邊界線沿著所述支撐柱靠近所述外圍區一側的輪廓定義在所述支撐柱的外圍，以使多個所述支撐柱均被囊括在所述邊界線中。

可選的，所述邊界線與所述支撐柱之間的距離為相鄰的兩個所述下電極之間的距離的0.5倍～1.0倍。

可選的，所述下電極的所述頂部端口和對應的所述貫通口在高度方向上的投影部分重疊，以使所述下電極的所述筒狀結構部分對應在所述貫通口中，其中，對應在所述貫通口中的筒側壁的高度低于不對應在所述通口中的筒側壁的高度，從而使所述筒狀結構在遮蓋有所述電極組圖層時所述筒內部和所述貫通口相互連通的連通口的尺寸增加。

本發明的又一目的在于，提供一種電容器陣列的形成方法，包括：