[發明專利]一種基于SPI的主從通訊時序方法

有效

• 申請號: 201711061933.1
• 申請日: 2017-11-02
• 公開（公告）號: CN107832250B
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 伍延祿;呂如茜;崔海青
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;H04L1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種基于SPI的主從通訊系統及可靠傳輸方法,屬于通信技術領域。所述方法包括：一方面提供一種基于SPI接口的主從通訊時序方法：即從SPI設備關閉SPI模塊后，主SPI的SS信號線與從SPI的握手線相連，該握手線可以與從SPI的SS信號復用，也可以為從SPI設備的一個GPIO引腳；另一方面提供了一種基于SPI接口的主從數據可靠傳輸方法，引入數據鏈路層和應用層，數據鏈路層擁有出錯重發處理機制。通過上述方法，本發明解決了SPI接口通訊時序匹配困難與通訊可靠性較低的缺陷，且方案易于實現，硬件成本低，可靠性高，傳輸效率高，兼容性好。

技術領域

本發明涉及通信技術技術領域，特別涉及一種基于SPI的主從通訊系統及可靠傳輸方法。

背景技術

SPI(Serial Peripheral Interface)，顧名思義就是串行外圍設備接口。SPI總線的典型結構是由四條線組成：SCLK，SS，MOSI和MISO。SPI有兩種工作模式：主模式和從模式，工作在主模式的為主SPI(即主SPI設備)，否則為從SPI(即從SPI設備)。

SCK:串行時鐘線，用于同步主從SPI設備的數據傳輸；SS:從SPI片選線，用于激活從SPI設備，由主SPI輸出，低電平有效；MOSI:主SPI輸出從SPI輸入線，MISO:主SPI輸入從SPI輸出線。

SPI，作為一種高速、全雙工、同步通信總線，在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局上節省空間，提供方便，正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議，但SPI通訊的缺陷也是比較明顯的的，主要存在以下兩個缺陷：

缺陷一：SPI整個通訊過程只能由主SPI通過SS信號線控制，從SPI無主動控制權，這樣導致從SPI收完數據后，需要處理相應命令與任務，而從SPI對每個命令的執行時間不同，有可能導致從SPI被動的接收不需要的數據，從而干擾當前的數據接收區，導致通訊失敗。

為解決缺陷一，現有的研究中有的通過增加4條信號握手線或者2條信號握手線，保證主從通訊的同步，該類研究雖然解決了主從通訊不匹配的問題，但是需要主從均增加2個或者4個硬件引腳，會帶來硬件挑戰與硬件成本；

為解決缺陷一，有的研究指出待主SPI發送完數據后，通過固定延時間隔，啟動接收從SPI發送數據，但是很容易造成要么間隔時間太短，造成通訊出錯，要么間隔時間太長，造成通訊效率低下；

為解決缺陷一，有的研究通過定制主從雙方的SPI移位寄存器以及接收發送Buffer，但是同樣會帶來硬件挑戰與硬件成本，不具備通用性。

缺陷二：SPI通訊過程無校驗機制，無確認應答機制，也沒有相應的國際標準或者行業標準進行規避，因此在通訊環境較惡劣時，很容易受外界的干擾而導致通訊失敗。

為解決缺陷二，現有的研究中通過制定私有通訊協議，引入了應答機制，采用字符傳輸，即發送方傳輸一字節，接收方確認一固定字節，但是該協議有以下三個不足：1)采用字符傳輸，通訊效率低下；2)無校驗機制，如果受到通訊干擾，無法檢測；3)無出錯恢復機制，如果應答字節錯誤時，無重發機制去恢復通訊鏈路。

發明內容

本發明為了解決SPI通訊的上述兩個缺陷，以及克服現有技術中存在的不足，本發明是通過以下技術方案實現的：

本發明一方面提供一種基于SPI接口的主從通訊時序方法：主從SPI通過典型的SCLK，SS，MOSI和MISO四條線互相連接，同時從SPI設備關閉SPI模塊后，有一條握手線與主SPI的SS信號線相連接，該握手線可以與從SPI的SS信號線復用，也可以為芯片的GPIO引腳，所述方法包括如下步驟：

(1)主從SPI模塊根據約定初始化完成，主SPI發送3字節起始域數據后失效SS信號線(SS信號拉高)，失效時間T1；