[發(fā)明專利]氣隙柵極側(cè)壁間隔件及方法

有效

• 申請?zhí)枺?/td>: 201711059486.6
• 申請日: 2017-11-01
• 公開（公告）號: CN108336015B
• 公開（公告）日: 2022-05-17
• 發(fā)明（設(shè)計）人: 丹尼爾·恰尼莫蓋姆;恩德·拉伯特;謝瑞龍;拉爾斯·賴柏曼;尼格爾·凱夫;古拉密·波奇
• 申請（專利權(quán)）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L21/764
• 分類號: H01L21/764;H01L21/8234;H01L27/088;H01L29/06
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明涉及氣隙柵極側(cè)壁間隔件及方法，所揭示為集成電路(IC)結(jié)構(gòu)和其形成方法。在該方法中，在溝道區(qū)域上形成具有犧牲性柵極蓋和犧牲性柵極側(cè)壁間隔件的柵極。該蓋和側(cè)壁間隔件被移除，形成空穴，其具有位于該柵極的側(cè)壁和相鄰金屬栓塞之間的下部部分以及具有在該下部部分和該柵極上方的上部部分。沉積第一介電質(zhì)層，在該下部部分中形成氣隙并對齊該上部部分。沉積第二介電質(zhì)層，填補該上部部分。在形成柵極接點開口(視需要在主動區(qū)上)期間，該第二介電質(zhì)層被移除而該第一介電質(zhì)層被非等向性蝕刻，從而曝露該柵極并產(chǎn)生具有下氣隙段和上實心段的介電質(zhì)間隔件。沉積進入開口內(nèi)的金屬形成該柵極接點。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于集成電路(IC)結(jié)構(gòu)，更具體而言，關(guān)于一種形成IC結(jié)構(gòu)的方法，該方法使用一個或多個具有氣隙柵極側(cè)壁的晶體管且視需要地，具有在主動區(qū)(CBoA)上方或其附近的柵極接點(CB)。

背景技術(shù)

近來，形成集成電路(IC)結(jié)構(gòu)的方法已經(jīng)被發(fā)展到能夠形成具有氣隙柵極側(cè)壁間隔件的場效應(yīng)晶體管(FET)了。以這種氣隙柵極側(cè)壁間隔件，與具有傳統(tǒng)柵極側(cè)壁間隔件的FET相比，寄生電容(例如，在FET源極/漏極區(qū)域上的FET柵極與金屬栓塞之間的電容)被減少了。此外，形成集成電路(IC)結(jié)構(gòu)的方法已經(jīng)發(fā)展到能夠形成在主動區(qū)(CBoA)上具有柵極接點的FET以允許區(qū)域進行縮放。更具體而言，中段工藝(MOL)接點為將場效應(yīng)晶體管(FET)連接至后段工藝(BEOL)金屬層的接點。這些MOL接點包括至少一個柵極接點(CB)和源極/漏極接點(CAs)。柵極接點通過層間介電質(zhì)(ILD)材料從第一BEOL金屬層(本文稱為M₀層)中的金屬線或通孔垂直延伸到FET的柵極。每個源極/漏極接點通過ILD材料從該第一BEOL金屬層中的金屬線或通孔垂直延伸到位于FET的源極/漏極區(qū)域之上且與其緊緊相鄰的金屬栓塞(TS)。用于形成這些MOL接點的傳統(tǒng)技術(shù)固有地包括以下風險：(a)在該柵極接點與金屬栓塞之間發(fā)生短路，特別是如果該柵極接點位于主動區(qū)域上方或其附近；以及(b)在源極/漏極接點與該柵極之間發(fā)生短路。然而，在不會引起上述短路風險之下，新技術(shù)已經(jīng)被開發(fā)以提供這些MOL接點的形成。不幸的是，目前用于形成具有氣隙柵極側(cè)壁間隔件的FET的技術(shù)與用于形成在主動區(qū)(CBoA)上具有柵極接點的FET的技術(shù)不相容。

發(fā)明內(nèi)容

鑒于上述內(nèi)容，本文所揭示為用于形成具有一個或多個晶體管的集成電路(IC)結(jié)構(gòu)的方法，每個晶體管都具有氣隙柵極側(cè)壁間隔件，以及視需要地，在主動區(qū)上或其附近的柵極接點(例如，CBoA)。

一般而言，每個方法可以包括形成至少一個晶體管。在形成該晶體管期間，柵極能形成在溝道區(qū)域上與半導(dǎo)體本體相鄰，其中該溝道區(qū)域橫向定位在源極/漏極區(qū)域之間，而該柵極具有犧牲性柵極蓋和犧牲性柵極側(cè)壁間隔件。具有塞蓋的金屬栓塞能被形成于源極/漏極區(qū)域上，以便被橫向定位且緊緊相鄰于犧牲性柵極側(cè)壁間隔件。隨后，犧牲性柵極蓋和犧牲性柵極側(cè)壁間隔件能被選擇性地從柵極被蝕刻掉，以在該柵極周圍形成空穴。這空穴能具有下部部分和上部部分，其中下部部分曝露柵極的側(cè)壁和在該柵極相對側(cè)的金屬栓塞，以及其中上部部分位于該下部部分和柵極上方。

在該柵極周圍形成空穴之后，第一介電質(zhì)層能以這樣的方式沉積到空穴中，以在空穴的下部部分內(nèi)形成氣隙以及對空穴上部部分進行排列。第二介電質(zhì)層可能被沉積于第一介電質(zhì)層上，填補空穴的上部部分。在后續(xù)用于柵極接點的柵極接點開口的形成期間，第二介電質(zhì)層能被移除以及第一介電質(zhì)層能被非等向性蝕刻，從而產(chǎn)生具有下氣隙段和上實心段的介電質(zhì)間隔件。由于用于金屬栓塞上塞蓋、第一介電質(zhì)層及第二介電質(zhì)層為不同介電質(zhì)材料，柵極接點開口將會被自動對準到柵極。因此，柵極接點能形成于主動區(qū)之上(或靠近其上)，而不具導(dǎo)致相鄰金屬栓塞短路的風險。

本文揭示的一個特定方法實施例形成具有多個FET的集成電路(IC)結(jié)構(gòu)，每個FET具有氣隙柵極側(cè)壁間隔件和視需要地，在主動區(qū)上或與其附近的柵極接點(例如，CBoA)。