[發明專利]包含嵌入式組件的半導體襯底和制造所述半導體襯底的方法

有效

• 申請號: 201711057372.8
• 申請日: 2017-11-01
• 公開（公告）號: CN108074907B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 蔡麗娟;彭勃澍;何政霖;李志成
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/64;H01L21/48
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種制造半導體襯底的方法，所述方法包括：

提供包括多個圖案化導電層、多個介電層和空腔的多層結構；

提供第一介電結構，將組件安置于所述第一介電結構的第一表面上；

使所述組件與所述多層結構的所述空腔對準；

在所述多層結構與所述第一介電結構之間設置界定開口的第二介電結構，其中所述第二介電結構的所述開口與所述多層結構的所述空腔對準且連同所述多層結構的所述空腔形成空間來容納所述組件；

層壓所述多層結構、所述第二介電結構、所述組件與所述第一介電結構以囊封所述組件；

將所述組件電連接到所述圖案化導電層中的一者；以及

用于在所述層壓期間使用的所述第二介電結構為乙階樹脂。

2.根據權利要求1所述的方法，其包括：

移除所述多層結構的一部分以形成暴露所述組件的電觸點的第一通孔孔洞；以及

移除所述第一介電結構的一部分和所述第二介電結構的一部分以形成暴露所述多層結構的圖案化導電層的第二通孔孔洞。

3.一種半導體襯底，所述半導體襯底采用權利要求1-2任一項所述的制造半導體襯底的方法制備，其包括：

多層結構，其包括多個介電層和多個圖案化導電層，其中所述圖案化導電層中的最頂端圖案化導電層嵌入于所述介電層中的最頂端介電層中；

組件，其嵌入于所述多層結構中；以及

第一導電通孔，其電連接到所述組件和電連接到所述圖案化導電層中的一者，

其中所述圖案化導電層中的至少一者定位于在所述組件的頂部表面與所述組件的底部表面之間跨越的深度處。

4.根據權利要求3所述的半導體襯底，其中所述最頂端圖案化導電層的一部分經過所述組件的所述頂部表面。

5.根據權利要求3所述的半導體襯底，其中所述第一導電通孔電連接到所述最頂端圖案化導電層且穿過所述多層結構的所述介電層中的至少兩者。

6.根據權利要求3所述的半導體襯底，其中所述多層結構包括三個介電層和三個圖案化導電層。

7.根據權利要求3所述的半導體襯底，其中所述多層結構包括：

第一介電層，其包括第一表面和相對的第二表面；

第一圖案化導電層，其嵌入于所述第一介電層的所述第一表面處；

第二介電層，其包括第一表面和相對的第二表面，其中所述第二介電層的所述第一表面附接到所述第一介電層的所述第二表面；

第二圖案化導電層，其嵌入于所述第二介電層的所述第一表面處；

第三介電層，其包括第一表面和相對的第二表面，其中所述第三介電層的所述第一表面附接到所述第二介電層的所述第二表面；以及

第三圖案化導電層，其嵌入于所述第三介電層的所述第一表面處；

其中所述第一介電層為所述介電層的最頂端介電層，且所述第一圖案化導電層為所述圖案化導電層的最頂端圖案化導電層，且

其中所述第三圖案化導電層定位于在所述組件的所述頂部表面與所述底部表面之間跨越的深度處。

8.根據權利要求7所述的半導體襯底，其中所述第一介電層的所述第二表面包括凹槽且所述組件安置于所述凹槽之下。

9.根據權利要求8所述的半導體襯底，其中所述組件穿過所述第二和第三介電層。

10.根據權利要求7所述的半導體襯底，其中所述組件的所述底部表面從所述多層結構的所述第三介電層的所述第二表面暴露。

11.根據權利要求10所述的半導體襯底，其進一步包括：

第四介電層，其包括第一表面和相對的第二表面，其中所述第四介電層的所述第一表面附接到所述多層結構的所述第三介電層的所述第二表面且直接接觸所述組件的所述底部表面；以及

圖案化導電層，其安置于所述第四介電層的所述第二表面上。