[發(fā)明專利]一種減小WPE效應(yīng)的標(biāo)準(zhǔn)單元庫(kù)版圖設(shè)計(jì)方法有效
| 申請(qǐng)?zhí)枺?/td> | 201711050885.6 | 申請(qǐng)日： | 2017-10-31 |
| 公開（公告）號(hào)： | CN107798197B | 公開（公告）日： | 2021-05-21 |
| 發(fā)明（設(shè)計(jì)）人： | 陽(yáng)媛;高唯歡;胡曉明 | 申請(qǐng)（專利權(quán)）人： | 上海華力微電子有限公司 |
| 主分類號(hào)： | G06F30/392 | 分類號(hào)： | G06F30/392;G06F30/394;G06F30/398 |
| 代理公司： | 上海申新律師事務(wù)所 31272 | 代理人： | 俞滌炯 |
| 地址： | 201203 上海市浦*** | 國(guó)省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 減小 wpe 效應(yīng) 標(biāo)準(zhǔn) 單元 版圖 設(shè)計(jì) 方法 | ||
1.一種減小WPE效應(yīng)的標(biāo)準(zhǔn)單元庫(kù)版圖設(shè)計(jì)方法，應(yīng)用于半導(dǎo)體制造領(lǐng)域，其特征在于，于標(biāo)準(zhǔn)單元庫(kù)的標(biāo)準(zhǔn)單元原理圖設(shè)計(jì)完成后，執(zhí)行以下步驟：
步驟S1、確定標(biāo)準(zhǔn)單元版圖的基本設(shè)計(jì)參數(shù)；
步驟S2、根據(jù)所述標(biāo)準(zhǔn)單元原理圖和所述基本設(shè)計(jì)參數(shù)，形成標(biāo)準(zhǔn)單元的基本版圖；
步驟S3、根據(jù)所述標(biāo)準(zhǔn)單元的基本版圖中的PMOS AA有源區(qū)在水平方向?qū)挾?W_AA)及單元版圖寬度(W_cell)，計(jì)算出單個(gè)所述標(biāo)準(zhǔn)單元的PMOS AA有源區(qū)至N阱的最大距離(SC_sum)；
步驟S4、根據(jù)所述最大距離(SC_sum)，計(jì)算出PMOS的源/漏端至N阱的最佳距離值；
步驟S5、根據(jù)所述最佳距離值，對(duì)所述基本版圖進(jìn)行調(diào)整；
其中所述最佳距離值的計(jì)算方式為：
所述PMOS AA有源區(qū)至N阱的距離(SC_s)等于PMOS漏區(qū)至N阱的距離(SC_d)等于所述最大距離(SC_sum)除以2，且所述PMOS AA有源區(qū)至N阱的距離(SC_s)大于等于所述AA有源區(qū)至N阱的最小距離(SC1)；
則所述最佳距離值包括PMOS AA有源區(qū)至N阱的距離(SC_s)以及PMOS漏區(qū)至N阱的距離(SC_d)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟S1中所述基本設(shè)計(jì)參數(shù)包括布線走向、垂直布線通道、水平布線通道、單元高度、版圖偏移間距、版圖使用金屬層數(shù)、PMOS AA有源區(qū)至N阱的最小距離(SC1)、單元版圖邊界至N阱的最小距離(S1)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述步驟S1還包括以下分步驟：
步驟S11、確定布局布線階段高層金屬的所述布線走向；
步驟S12、根據(jù)工藝設(shè)計(jì)包提供的邏輯設(shè)計(jì)規(guī)則和所述布線走向，確定所述垂直布線通道和所述水平布線通道的值；
步驟S13、確定所述單元高度的值；
步驟S14、確定所述標(biāo)準(zhǔn)單元版圖是否需要偏移，及所述版圖偏移間距的值；
步驟S15、確定所述版圖使用金屬層數(shù)；
步驟S16、確定所述PMOS AA有源區(qū)至N阱的最小距離(SC1)；
步驟S17、確定所述單元版圖邊界至N阱的最小距離(S1)。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述布線走向?yàn)榕紨?shù)層金屬垂直方向布線以及奇數(shù)層金屬水平方向布線；或
所述布線方向?yàn)榕紨?shù)層金屬水平方向布線以及奇數(shù)層金屬垂直方向布線。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述單元高度的值為所述水平布線通道間距的整數(shù)倍。
6.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述版圖偏移間距分別為所述垂直布線通道、所述水平布線通道的0倍；或者
所述版圖偏移間距分別為所述垂直布線通道、所述水平布線通道的0.5倍。
7.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述步驟S2中所述標(biāo)準(zhǔn)單元的基本版圖包括單元版圖的布局、連線、所述PMOS AA有源區(qū)在水平方向?qū)挾?W_AA)及單元版圖寬度(W_cell)。
8.根據(jù)權(quán)利要求7中所述的方法，其特征在于，所述單元版圖寬度(W_cell)為所述垂直布線通道間距的整數(shù)倍與2倍的存儲(chǔ)區(qū)邊界至N阱的最小距離(S1)之和。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述最大距離(SC_sum)的計(jì)算方法為：所述最大距離(SC_sum)等于所述單元版圖寬度(W_cell)減去所述水平方向?qū)挾?W_AA)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司，未經(jīng)上海華力微電子有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711050885.6/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
