[發明專利]一種半導體器件反熔絲結構及其制備方法

有效

• 申請號: 201711046556.4
• 申請日: 2017-10-31
• 公開（公告）號: CN107731784B
• 公開（公告）日: 2023-07-04
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/768
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種半導體器件反熔絲結構及制備方法，制備包括：提供一半導體襯底，具有有源區及隔離區；于半導體襯底內定義一反熔絲配置區，形成一環繞反熔絲配置區的溝槽結構，反熔絲配置區包括位于有源區內的第一部分及延伸至隔離區內的第二部分；于溝槽結構的底部及局部側壁形成介質層和導電層；于隔離區內形成電連接于導電層且第一接觸窗，于有源區內形成與溝槽結構遠離第一接觸窗的一側具有第二間距的第二接觸窗。通過上述方案，本發明通過在埋入式金屬線的一角設置凸出部，可以控制線路導通時的連接點，將第一接觸窗設置在隔離區中，以保證器件導通時的穩定性，其制備可以在存儲器的埋入式字符線的制備流程中完成，無需增加額外的工藝步驟。

技術領域

本發明屬于集成電路制造技術領域，特別是涉及一種半導體器件反熔絲結構及其制備方法。

背景技術

眾所周知，非易失性存儲器在斷電之后仍舊可以保存其數據內容。一般來說，當非易失性存儲器制造完成并出廠后，使用者即可以編程(program)非易失性存儲器，進而將數據記錄在非易失性存儲器中。而根據編程的次數，非易失性存儲器可進一步區分為：多次編程的存儲器(multi-time?programmable?memory，簡稱MTP存儲器)、一次編程的存儲器(onetime?programmable?memory，簡稱OTP存儲器)或者光罩式只讀存儲器(Mask?ROM存儲器)。

OTP存儲器件可以被分類為熔絲型OTP存儲器件或者反熔絲型OTP存儲器件。包括在熔絲型OTP存儲器件內的每個存儲單元可以在其被編程之前提供短路，并且可以在其被編程之后提供開路。相反地，包括在反熔絲型OTP存儲器件內的每個存儲單元可以在其被編程之前提供開路，并且可以在其被編程之后提供短路。考慮到MOS晶體管的特征，CMOS工藝可以適用于反熔絲型OTP存儲器件的制造。

而如DRAM備用存儲單元控制反熔絲結構至關重要，現有技術中，存在著反熔絲結構導通時，導通點位置不確定，導通線路單一，以及導通后器件不穩定等問題，另外，現有技術中的反熔絲器件結構的制備大多獨立于其他器件的制備工藝流程之外，工藝復雜，生產周期長，成本較高。

因此，如何提供一種反熔絲結構及其制備方法，以解決現有技術中的上述問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體器件反熔絲結構及其制備方法，用于解決現有技術中反熔絲結構連通點不確定且線路導通后器件不穩定以及反熔絲結構制備工藝復雜等問題。

為實現上述目的及其他相關目的，本發明提供一種半導體器件反熔絲結構的制備方法，包括如下步驟：

1)提供一半導體襯底，所述半導體襯底具有有源區及位于所述有源區外圍的隔離區；

2)于所述半導體襯底內定義一反熔絲配置區，并形成一環繞所述反熔絲配置區的溝槽結構，其中，所述反熔絲配置區包括位于所述有源區內的第一部分以及與連接所述第一部分的一端并延伸在所述隔離區內的第二部分；

3)于所述溝槽結構的底部及局部側壁形成連續的介質層，并于所述介質層內填充導電層，所述導電層的頂部低于所述半導體襯底的上表面；以及

4)于所述隔離區內形成電連接于所述導電層且與所述有源區具有第一間距的第一接觸窗，以及于所述有源區內形成第二接觸窗，所述第二接觸窗與所述溝槽結構遠離所述第一接觸窗的一側具有第二間距。

作為本發明的一種優選方案，步驟2)中，形成所述溝槽結構的步驟：

2-1)于所述反熔絲配置區上對應形成第一掩膜層，并于所述半導體襯底表面形成覆蓋所述第一掩膜層的頂部及側壁的第二掩膜層；

2-2)去除所述第一掩膜層頂部的所述第二掩膜層以及所述第一掩膜層，以保留所述第二掩膜層形成在所述第一掩膜層的側邊的部分；