[發明專利]一種靜電保護電路以及集成電路芯片在審

申請號：	201711041622.9	申請日：	2017-10-30
公開（公告）號：	CN107658856A	公開（公告）日：	2018-02-02
發明（設計）人：	洪根剛	申請（專利權）人：	睿力集成電路有限公司
主分類號：	H02H9/02	分類號：	H02H9/02;H02H9/04;H03K17/081
代理公司：	北京市鑄成律師事務所11313	代理人：	張臻賢,武晨燕
地址：	230000 安徽省合肥市***	國省代碼：	安徽;34
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種靜電保護電路以及集成電路芯片
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及集成電路設計技術領域，特別涉及一種靜電保護電路，還涉及一種集成電路芯片。

背景技術

隨著集成電路制造工藝水平進入集成電路線寬的深亞微米時代，金屬氧化物半導體(MOS，metal oxide semiconductor)場效應晶體管工藝特征尺寸不斷縮小，管子的柵氧厚度越來越薄，芯片的面積規模越來越大，晶體管對于高電壓和大電流的承受能力不斷降低，因此，在芯片的制造、封裝、測試和使用過程中無處不在的靜電放電(ESD，Electrostatic Discharge)更容易導致集成電路中金屬氧化物半導體(MOS，Metal Oxide Semiconductor)器件的柵氧化層擊穿，集成電路失效，從而降低產品的可靠性。

由于靜電一般來自外界，例如人體、機器，為了避免靜電放電對MOS器件的損壞，在集成電路芯片中需要設置靜電保護電路。背景技術中，如圖1所示，焊盤端100通常連接于內部電路120中MOS器件的柵極上，內部電路120還與芯片的內部供電端V_dd以及接地端V_SS連接，現有技術中的靜電保護電路通常設置于焊盤端100和接地端V_SS之間，以保證當EDS脈沖信號輸入至焊盤端100時，形成的ESD電流從焊盤端100安全地釋放到接地端V_SS。具體的，靜電保護電路包括并聯的第一支路和第二支路，第一支路包含有輸出端與接地端V_SS連接，輸入端與焊盤端100連接的二極管A，第二支路包含有輸入端與接地端V_SS連接，輸出端與焊盤端100連接的二極管B，當正的EDS脈沖信號從焊盤端100輸入時，EDS電流從第一支路的焊盤端10傳輸至接地端V_SS，流入地下，當負的EDS脈沖信號從焊盤端10輸入時，由于接地端V_SS的電壓大于焊盤端100的電壓，EDS電流從接地端V_SS流回焊盤端100。然而，上述方案沒有保護焊盤端100到內部供電端V_dd的靜電放電路徑，局部保護使得對內部電路120的保護并不完善，仍然有EDS脈沖對內部電路120中MOS器件的柵極氧化薄膜造成破壞具有較大的風險。

因此，如何設計靜電保護電路，能夠全面保護內部電路中柵氧化層不受靜電放電損壞是本領域技術人員急需要解決的技術問題。

在背景技術中公開的上述信息僅用于加強對本發明的背景的理解，因此其可能包含沒有形成為本領域普通技術人員所知曉的現有技術的信息。

發明內容

有鑒于此，本發明實施例希望提供一種靜電保護電路，以及一種集成電路芯片，以克服或緩解背景技術中存在的一個或者更多個問題，至少提供一種有益的選擇。

本發明實施例的技術方案是這樣實現的，根據本發明的一個實施例，提供一種靜電保護電路，應用于集成電路芯片，所述集成電路芯片中的內部電路分別與焊盤端、內部供電端以及所述接地端連接，包括：

第一保護電路，所述第一保護電路的第一信號輸入端連接予所述焊盤端所述內部電路接，所述第一保護電路的第一信號輸出端連接予所述內部供電端連接。

優選的，在上述靜電保護電路中，還包括：

第二保護電路，所述第二保護電路的第二信號輸入端連接予所述焊盤端以及所述內部電路，所述第二保護電路的第二信號輸出端連接予所述接地端。

優選的，在上述靜電保護電路中，所述第一保護電路包括串聯的多級第一保護模塊，各級所述第一保護模塊包括反向并接的兩個第一支路，各所述第一支路包括一個或更多個第一晶體管。

優選的，在上述靜電保護電路中，所述第第二保護電路包括串聯的多級第二保護模塊，各級所述第二保護模塊包括反向并接的兩個支路，各所述第二支路包括一個或更多個第二晶體管。

優選的，在上述靜電保護電路中，當所述內部供電端的供電范圍為0～1.2V時，所述第一保護電路中包括串聯的兩級所述第一保護模塊。

優選的，在上述靜電保護電路中，當所述內部供電端的供電范圍為1.2～2V時，所述第一保護電路中包括串聯的三級所述第一保護模塊。