[發(fā)明專利]神經網絡處理單元及包含該處理單元的處理系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201711033537.8
• 申請日: 2017-10-30
• 公開（公告）號: CN107844826B
• 公開（公告）日: 2020-07-31
• 發(fā)明（設計）人: 韓銀和;閔豐;許浩博;王穎
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06N3/04
• 分類號: G06N3/04
• 代理公司: 北京泛華偉業(yè)知識產權代理有限公司 11280
• 代理人: 王勇

1.一種神經網絡處理單元，其特征在于，包括：乘法器模塊和自累加器模塊，其中，

所述乘法器模塊包含構成流水線的多級結構，并用于執(zhí)行神經網絡中待計算的神經元和權值的乘法運算所述神經元和權值分為符號位和數(shù)值位，所述乘法器模塊包括：輸入級，由數(shù)據(jù)選通器構成，用于接收所述神經元和權值的數(shù)值位；多個中間級，排列為二叉樹結構，由寄存器和加法器構成，每個中間級用于執(zhí)行權值和神經元的數(shù)值位的乘法的子運算并傳遞中間結果；多個符號位專用寄存器，用于接收所述神經元和權值的符號位并層層傳遞所述神經元和權值的符號位的異或運算結果到乘法輸出級；以及乘法輸出級，用于輸出所述神經元和權值的相乘結果；

所述自累加器模塊基于控制信號對所述乘法器模塊的乘法運算結果進行累加運算或將累加結果輸出，所述自累加器模塊包括累加器和第一數(shù)據(jù)選通器，所述累加器的第一輸入端接收所述乘法器模塊的輸出，所述累加器的輸出端通過由所述控制信號控制的所述第一數(shù)據(jù)選通器與所述累加器的第二輸入端連接。

2.一種神經網絡處理系統(tǒng)，其特征在于，包括：

處理單元陣列，由多個根據(jù)權利要求1所述的處理單元構成，用于獲得卷積層的輸出神經元；

池化單元，用于對所述卷積層的輸出神經元進行池化處理；

控制單元，用于控制神經網絡處理系統(tǒng)中數(shù)據(jù)的傳遞。

3.根據(jù)權利要求2所述的神經網絡處理系統(tǒng)，其特征在于，所述處理單元陣列組織為二維矩陣形式。

4.根據(jù)權利要求2或3任一項所述的神經網絡處理系統(tǒng)，其特征在于，所述控制單元基于卷積參數(shù)和所述處理單元陣列的規(guī)模確定神經元和權值的分批策略。

5.根據(jù)權利要求4所述的神經網絡處理系統(tǒng)，其特征在于，所述控制單元根據(jù)所述分批策略確定每個周期向所述處理單元陣列輸入的神經元和權值。

6.根據(jù)權利要求5所述的神經網絡處理系統(tǒng)，其特征在于，當同一批次的神經元和相應權值的計算任務未完成時，所述控制單元向所述處理單元陣列輸入第一控制信號以控制自累加器模塊執(zhí)行累加操作，當同一批次的神經元和相應權值的計算任務完成時，所述控制單元向所述處理單元陣列輸入第二控制信號以控制自累加器模塊輸出累加結果。

7.根據(jù)權利要求2或3任一項所述的神經網絡處理系統(tǒng)，其特征在于，還包括神經元緩存單元，用于存儲所述卷積層的輸出神經元。

8.根據(jù)權利要求7所述的神經網絡處理系統(tǒng)，其特征在于，所述控制單元分析所述卷積層的輸出神經元，在所述卷積層的輸出神經元不屬于同一池化域的情況下，將其存儲到所述神經元緩存單元，在所述卷積層的輸出神經元屬于同一池化域的情況下，將其直接傳遞到所述池化單元。