[發明專利]用于集成電路的電壓調節控制的裝置以及方法

有效

• 申請號: 201711032683.9
• 申請日: 2017-10-30
• 公開（公告）號: CN108121224B
• 公開（公告）日: 2022-12-13
• 發明（設計）人: 何永霖;劉秉忱;黃秋祥;李秀娟;李仙仙
• 申請（專利權）人: 英特爾公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;韓宏

一個實施例涉及一種控制集成電路內的電源電壓調節的方法。從外部交互處理層向集成電路中的處理器發送外部中斷。管芯外指令由外部交互處理層生成并被發送到處理器。管芯外指令由處理器執行，以逐個扇區地測試和調整電路內的電源電壓調節。另一個實施例涉及一種控制用于集成電路的扇區的電源電壓調節器的方法。命令由處理器發送并由扇區管理器翻譯成比特。該比特被加載到寄存器中，以便將調節器控制電路設置成測試模式，并向模數轉換器發送電源電壓。還公開了其它實施例和特征。

技術領域

本公開內容涉及集成電路中的電壓調節。

背景技術

現場可編程門陣列(FPGA)和其它可編程邏輯器件(PLD)典型地從外部電壓調節器接收電源電壓。電壓調節器提供了基于目標值的固定的經調節電壓。電源電壓被分配到FPGA(或PLD)器件內部的電路。

發明內容

一個實施例涉及一種控制集成電路內的電源電壓調節的方法。從外部交互處理層向集成電路中的處理器發送外部中斷。管芯外指令由外部交互處理層生成，并被發送到處理器。管芯外指令由處理器執行，以逐個扇區地測試和調整集成電路內的電源電壓調節。

另一個實施例涉及一種控制用于集成電路的扇區的電源電壓調節器的方法。命令由處理器發送，并由扇區管理器翻譯成比特。該比特被加載到寄存器中，以便將調節器控制電路設置成測試模式，并向模數轉換器發送電源電壓。

另一個實施例涉及一種集成電路，其至少包括：扇區管理器，該扇區管理器對集成電路的扇區進行管理并從處理器接收命令；測試控制寄存器，其從扇區管理器接收第一比特集合；用于該扇區的電源電壓調節器；以及復用器。當測試控制寄存器中的第一比特集合指示測試模式時，輸出控制信號，使得復用器選擇由電壓調節器輸出的模擬電源電壓。

另一個實施例涉及一種集成電路，其至少包括：處理器；多個扇區管理器，每個扇區管理器對集成電路的對應扇區進行管理并從處理器接收命令；處理器網絡，其將處理器連接到多個扇區管理器；以及多個調節器控制電路，每個調節器控制扇區對用于集成電路的對應扇區的電源電壓調節器進行控制。每個調節器控制電路包括扇區管理器，該扇區管理器確立(assert)模擬測試控制信號，該模擬測試控制信號使得第一比特集合能夠被加載到測試控制寄存器中。

還公開了其它實施例和特征。

附圖說明

圖1示出了根據本發明的實施例的用于電壓調節控制的示例性電路裝置。

圖2示出了根據本發明的實施例與用于電壓調節控制的電路裝置交互的外部控制環路的示例性結構。

圖3是根據本發明的實施例的用于控制對集成電路芯片的扇區的電源電壓調節的示例性過程的流程圖。

圖4是根據本發明的實施例的使用外部交互控制環路來在集成電路芯片內逐個扇區地控制電壓調節的示例性過程的流程圖。

圖5是可以被布置成包括本發明各方面的現場可編程門陣列(FPGA)的簡化的部分框圖。

圖6是能夠采用本發明的技術的示例性數字系統的框圖。

具體實施方式

為了降低板載電源電路的部件成本和復雜性，可以在FPGA或PLD器件內部而不是在電路板外部提供電壓調節器。然而，FPGA和PLD器件內的現有電壓調節器方案通常缺乏動態地監測和調整經調節電壓的能力。

例如，單個電源器件可以使用一個板外電源來為若干管芯上調節器饋電，其中每個調節器為相應電力軌產生固定的標稱電壓。這種固定電壓缺乏為了進行性能管理(例如，對于不同的性能模式，例如睡眠模式、低功率模式或高性能模式)而動態地縮放功率的靈活性。