[發明專利]一種在多個數據中比較大小的電路

有效

• 申請號: 201711029656.6
• 申請日: 2017-10-30
• 公開（公告）號: CN107526571B
• 公開（公告）日: 2018-03-27
• 發明（設計）人: 張毓
• 申請（專利權）人: 南京火零信息科技有限公司
• 主分類號: G06F7/02
• 分類號: G06F7/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本電路涉及微電子數字電路設計領域，具體涉及一種在多個數據中比較大小的電路，可用于比較多個數據的相對大小。

背景技術

在效果上，本電路與排序電路有所不同。排序電路是將一組數據從無序排列轉換為有序的排列（從大到小或者從小到大），數據的相對位置發生了變化；而本電路不改變數據的相對位置，而只是對每個數據加了一個序號。

本文中的“序號”是指，某個數據在所在的組或幀中，該數據大于其它所有數據中的多少個——序號越大表明該數據越大，或者小于其它所有數據中的多少個——序號越大表明該數據越小。例如，輸入4個數據{a,b,c,d}={8,6,9,7}，則輸出序號{2,0,3,1}。這些序號解釋為：2說明8大于其它數中的兩個（8大于6,7），0說明6比其它三個數都小，3說明9大于其它三個數，1說明7比另外一個數大（7大于6）。這其中序號3最大，說明對應的9是最大的數；2次之，說明8是第二大的數，以此類推。

這種情況適用于一些不能打亂數據次序但又需要得到各個數據相對大小的場合。

該電路在通信和圖像處理等領域可以使用。幾個典型場景是：

（1）通信中一幀數據中修改幾個最大數據的值而不改變數據的位置和大小；

（2）一個圖像中去掉最亮的和最暗的點，圖像其它部分不變；

（3）一組數據在FFT變換后，每個頻點上的幅值可以用該電路獲得相對大小，進而對幅值較大或較小的頻點進行處理，處理后還可以通過IFFT反變換得到處理后的數據。例如，四個數{x1，x2，x3，x4}可以FFT得到頻點{f1，f2，f3，f4}上的幅值{X1，X2，X3，X4}，如果經比較得幅值X3最大，則根據需要處理為X'3，然后將{X1，X2，X'3，X4}反變換得新的數據{x'1，x'2，x'3，x'4}。

對一段數據流進行比較和排序，在硬件電路中主流的是YASUURA提出的BCA電路及其變種。相比之下，本電路針對上述應用場合，只給出比較后的結果而不改變數據相對位置；本電路可以處理連續到來的多組數據，而不必在組與組之間插入間隔。

發明內容

它的基本思路是在一幀數據中，每一個數據都有自己的序號，這個序號表示該數據在一幀數據中的相對大小。一幀數據比較完成之后，將數據和序號通過各自的輸出總線一起同步輸出。請參考圖1和2。

一個數據的序號，指該數據比其它多少個數大（或小）。序號越大就說明這個數越大（或越小）。比如，一個數據幀中有N個數，經過本電路的比較后：（1）如果按大于多少個數來算，那么最大的數的序號為（N-1），說明它比其它N-1個數都要大；次大的數的序號為（N-2），說明它比另外N-2個數要大；以此類推；最小的數的序號為0。（2）如果按小于多少個數來算，那么最小的數的序號為（N-1），說明它比其它N-1個數都要小；次小的數的序號為（N-2），說明它比另外N-2個數要小；以此類推；最大的數的序號為0。如果有兩個數相等，則可根據實際應用歸并到大于或小于的情況。

本電路的思路是，一組數據（設為N個），順序經過N級流水線。在這個過程中，每一個數據通過選擇器和比較器可以跟所有其它N-1個數據進行比較，比較的結果通過加法器累計得到該數據對應的序號。加法器每次累加的結果都跟隨流水線同步流動，最后與相應數據一起輸出。后續電路只要讀到這個序號，就知道對應這個數據的相對大小。

如圖3，本電路由兩部分組成：選擇信號生成電路、N級流水線。具體如下：

選擇信號生成電路，與幀起始信號輸入端、數據有效信號輸入端相連，用于生成N-1個選擇信號，其中第i個選擇信號（i=1,2,……,N-1）與第i級流水線中的選擇器的選擇端相連；

N級流水線的第1級，包括一個數據寄存器、一個選擇器、一個比較器，其中數據寄存器的輸入端與本電路的數據輸入端相連，輸出端既與比較器的一個輸入端相連，又與第二級流水線相連，比較器的另一個輸入端與選擇器的輸出端相連，比較器的輸出端連接到下一級流水線；