[發(fā)明專利]存儲(chǔ)器電路、多端口存儲(chǔ)器電路及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711022636.6
• 申請(qǐng)日: 2017-10-27
• 公開(kāi)（公告）號(hào): CN108121616B
• 公開(kāi)（公告）日: 2021-03-23
• 發(fā)明（設(shè)計(jì)）人: 薩曼·M·I·阿扎姆;拉曼·沙利特-亞茲迪;呂士濂
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10;G11C29/04;G11C29/42
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種存儲(chǔ)器電路，包括：

存儲(chǔ)器，被配置為存儲(chǔ)數(shù)據(jù)單元和奇偶校驗(yàn)位，所述奇偶校驗(yàn)位基于與存儲(chǔ)的數(shù)據(jù)單元相關(guān)聯(lián)的寫入地址；

地址端口，被配置為接收用于所述存儲(chǔ)的數(shù)據(jù)單元的讀取地址；

第一解碼電路，被配置為從所述讀取地址和所述奇偶校驗(yàn)位生成解碼寫入地址；以及

錯(cuò)誤檢測(cè)電路，被配置為基于所述解碼寫入地址和所述讀取地址的比較來(lái)確定地址錯(cuò)誤是否存在。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述奇偶校驗(yàn)位基于所述寫入地址和所述存儲(chǔ)的數(shù)據(jù)單元的組合。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述奇偶校驗(yàn)位僅基于所述寫入地址。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，還包括編碼電路，被配置為僅從所述寫入地址生成所述奇偶校驗(yàn)位。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，還包括第二解碼電路，被配置為解碼第二奇偶校驗(yàn)位，所述第二奇偶校驗(yàn)位基于所述存儲(chǔ)的數(shù)據(jù)單元。

6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，還包括寫入地址端口，被配置為接收所述寫入地址。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述存儲(chǔ)器是雙端口存儲(chǔ)器，并且所述地址端口被配置為接收所述寫入地址作為組合的讀取/寫入地址。

8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述存儲(chǔ)器是只讀存儲(chǔ)器。

9.一種多端口存儲(chǔ)器電路，包括：

寫入地址端口，被配置為接收寫入地址；

數(shù)據(jù)輸入端口，被配置為接收數(shù)據(jù)單元；

編碼電路，被配置為從所述寫入地址生成奇偶校驗(yàn)位；

存儲(chǔ)器，被配置為在所述寫入地址處存儲(chǔ)所述數(shù)據(jù)單元和所述奇偶校驗(yàn)位；

讀取地址端口，與所述寫入地址端口分開(kāi)，所述讀取地址端口被配置為接收用于存儲(chǔ)的數(shù)據(jù)單元的讀取地址；

第一解碼電路，被配置為從所述讀取地址和所述奇偶校驗(yàn)位生成解碼寫入地址；以及

錯(cuò)誤檢測(cè)電路，被配置為基于所述解碼寫入地址和所述讀取地址的比較確定地址錯(cuò)誤是否存在。

10.根據(jù)權(quán)利要求9所述的多端口存儲(chǔ)器電路，其中，所述奇偶校驗(yàn)位基于組合的所述寫入地址和所述存儲(chǔ)的數(shù)據(jù)單元。

11.根據(jù)權(quán)利要求9所述的多端口存儲(chǔ)器電路，其中，所述奇偶校驗(yàn)位僅基于所述寫入地址。

12.根據(jù)權(quán)利要求9所述的多端口存儲(chǔ)器電路，還包括：

編碼電路，被配置為僅從所述寫入地址生成所述奇偶校驗(yàn)位；以及

第二解碼電路，被配置為解碼第二奇偶校驗(yàn)位，其中，所述第二奇偶校驗(yàn)位基于所述存儲(chǔ)的數(shù)據(jù)單元。

13.一種操作存儲(chǔ)器的方法，所述方法包括：

在所述存儲(chǔ)器的端口處接收用于存儲(chǔ)在所述存儲(chǔ)器中的數(shù)據(jù)單元的讀取地址；

從所述存儲(chǔ)器獲取奇偶校驗(yàn)位，所述奇偶校驗(yàn)位基于用于存儲(chǔ)的數(shù)據(jù)單元的寫入地址；

基于所述讀取地址和獲取的奇偶校驗(yàn)位使用解碼電路生成解碼寫入地址；以及

使用錯(cuò)誤檢測(cè)電路基于所述解碼寫入地址和所述讀取地址確定地址錯(cuò)誤的存在。

14.根據(jù)權(quán)利要求13所述的操作存儲(chǔ)器的方法，還包括在所述存儲(chǔ)器中存儲(chǔ)所述數(shù)據(jù)單元和所述奇偶校驗(yàn)位。

15.根據(jù)權(quán)利要求13所述的操作存儲(chǔ)器的方法，還包括從所述寫入地址和所述存儲(chǔ)的數(shù)據(jù)單元的組合生成所述奇偶校驗(yàn)位。

16.根據(jù)權(quán)利要求13所述的操作存儲(chǔ)器的方法，還包括僅從所述寫入地址生成所述奇偶校驗(yàn)位。