[發(fā)明專利]多柵極半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201711020362.7
• 申請日: 2017-10-27
• 公開（公告）號: CN108074983B
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計）人: 魏煥昇;江宏禮;劉佳雯;許義明;吳志強;吳忠政;梁英強
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造多柵極半導體器件的方法，包括：

提供具有多個第一類型外延層和多個第二類型外延層的鰭；

去除所述鰭的溝道區(qū)中的所述第二類型外延層的第一層的第一部分，以在所述第一類型外延層的第一層和所述第一類型外延層的第二層之間形成開口；

在所述開口中形成具有柵極電介質(zhì)和柵電極的柵極結(jié)構(gòu)的部分；

形成鄰接所述柵極結(jié)構(gòu)的部分的介電材料，形成所述介電材料包括氧化所述鰭的所述第二類型外延層的第一層的第二部分。

2.根據(jù)權(quán)利要求1所述的制造多柵極半導體器件的方法，還包括：

形成與鄰接的所述介電材料相鄰的源極/漏極部件，其中，所述介電材料介于所述源極/漏極部件和所述柵極結(jié)構(gòu)之間。

3.根據(jù)權(quán)利要求1所述的制造多柵極半導體器件的方法，其中，提供所述鰭包括：

通過生長硅層來外延生長所述第一類型外延層；以及

通過生長硅鍺層來外延生長所述第二類型外延層。

4.根據(jù)權(quán)利要求1所述的制造多柵極半導體器件的方法，其中，在所述鰭的源極/漏極區(qū)中形成所述介電材料包括氧化所述鰭的所述第二類型外延層的第一層的所述第二部分。

5.根據(jù)權(quán)利要求1所述的制造多柵極半導體器件的方法，其中，在所述鰭的源極/漏極區(qū)中形成所述介電材料包括：在形成所述柵極結(jié)構(gòu)之前氧化所述第二類型外延層的第一層的第二部分并且蝕刻氧化的所述第二部分。

6.根據(jù)權(quán)利要求1所述的制造多柵極半導體器件的方法，其中，在所述鰭的源極/漏極區(qū)中形成所述介電材料包括蝕刻所述第二類型外延層的第一層的所述第二部分，并且之后氧化所述第二部分。

7.根據(jù)權(quán)利要求1所述的制造多柵極半導體器件的方法，其中，在所述鰭的源極/漏極區(qū)中形成所述介電材料包括沉積共形間隔件材料層并且回蝕所述共形間隔件材料層。

8.一種制造半導體器件的方法，包括：

形成第一硅層和第二硅層；

形成介于所述第一硅層和所述第二硅層的硅鍺SiGe層；

去除所述SiGe層的第一部分以在溝道區(qū)中的所述第一硅層和所述第二硅層之間提供開口；

提供與所述開口相鄰的所述SiGe層的氧化的第二部分；

在所述第一硅層和所述第二硅層上外延生長源極/漏極部件并且鄰接所述SiGe層的所述氧化的第二部分的側(cè)壁；以及

在所述開口中形成柵極結(jié)構(gòu)的第一區(qū)域，其中，與所述柵極結(jié)構(gòu)相鄰的所述第一硅層和所述第二硅層的每個提供溝道。

9.根據(jù)權(quán)利要求8所述的制造半導體器件的方法，其中，形成所述柵極結(jié)構(gòu)的所述第一區(qū)域包括在所述開口中形成柵極電介質(zhì)和柵電極層。

10.根據(jù)權(quán)利要求8所述的制造半導體器件的方法，還包括：

在生長所述源極/漏極部件之前，蝕刻所述SiGe層的所述氧化的第二部分的至少一部分。

11.根據(jù)權(quán)利要求10所述的制造半導體器件的方法，其中，生長所述源極/漏極部件包括外延生長與所述第一硅層的頂面和底面界面連接的材料。

12.根據(jù)權(quán)利要求8所述的制造半導體器件的方法，其中，通過以下步驟來提供與所述開口相鄰的所述SiGe層的所述氧化的第二部分：

蝕刻源極/漏極區(qū)中的所述SiGe層的區(qū)域，其中，在蝕刻所述區(qū)域之后，保留所述SiGe層的所述第二部分；以及

在蝕刻所述SiGe層的位于所述源極/漏極區(qū)中的所述區(qū)域之后，實施所述第二部分的氧化。

13.根據(jù)權(quán)利要求12所述的制造半導體器件的方法，其中，所述第二部分位于鄰接所述柵極結(jié)構(gòu)的間隔元件下方。