[發明專利]一種用于射頻中的低功耗基準電路

在審

• 申請號: 201711016350.7
• 申請日: 2017-10-25
• 公開（公告）號: CN107861556A
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 沈懌皓
• 申請（專利權）人: 丹陽恒芯電子有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及基準電壓電路領域，尤其涉及一種用于射頻中的低功耗基準電路。

背景技術

在物聯網和大多數無線通訊的應用中，相關接收電路或者發射電路等都是需要低功耗的，因此能產生低功耗的基準電路對整個應用來講是非常關鍵和非常必要的?；鶞孰娐纷鳛槟M電路的重要部分，一般需要在一個較寬的溫度范圍內正常工作，因此不僅要求功耗低，還需要性能穩定，有較好的溫度特性。傳統的方式可以采用帶隙基準電路進行設計，但是其功耗都是微瓦級別的，不屬于低功耗設計范疇。

發明內容

為克服上述現有技術存在的問題，本發明的主要目的在于提供一種用于射頻中的低功耗基準電路，其擁有低功耗和較小的硅面積等優點。

為達上述及其它目的，本發明提供一種用于射頻中的低功耗基準電路，其至少包括：

一微電流產生電路，其核心是MOS管工作在亞閾值區，因此整體工作電流為低至納安級的電流，功耗非常??；一基準產生電路，采用共源共柵結構，產生的基準電壓的精度也非常高，總體電路的面積也非常小。

本發明提出了一種用于射頻中的低功耗基準電路，包括：一微電流產生電路，其核心是MOS管工作在亞閾值區，因此整體工作電流為低至納安級的電流，功耗非常小；一基準產生電路，采用共源共柵結構，產生的基準電壓的精度也非常高，總體電路的面積也非常小；其特征在于：所述微電流產生電路由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一PNP三極管Q1、第八NMOS管NM8和第九NMOS管NM9構成，PM1管的源極和PM2管的源極都與電源電壓VDD相連接，PM2的柵極與PM1的柵極、PM3的柵極、PM3的漏極、PM4的柵極、NM8的漏極相連接；PM2的漏極與PM4的源極相連接；PM1的漏極PM3的源極相連接；PM4的漏極與Q1的發射極、NM8的柵極相連接；NM8的源極與NM9的柵極、NM9的漏極相連接；Q1的基極、Q1的集電極、NM9的源極接地；所述基準產生電路由第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第一電阻R1構成；PM5管的源極、PM6管的源極、PM7管的源極、PM8管的源極都與電源電壓VDD相連接；PM5管的柵極、PM6管的柵極、PM7管的柵極、PM8的柵極、PM9管的柵極、PM10管的柵極、PM11管的柵極、PM12的柵極與PM2管的柵極連接在一起；PM8的漏極與PM12的源極相連接；PM12的漏級與NM6的漏級、NM6的柵極、NM7的柵極相連接；NM6的源極與NM7的漏級、NM5的源極相連接；NM7的源極接地；PM7的漏極與PM11的源極相連接；PM11的漏級與NM4的漏級、NM4的柵極、NM5的柵極相連接；NM4的源極與NM5的漏級、NM3的源極相連接；PM6的漏極與PM10的源極相連接；PM10的漏級與NM2的柵極、NM2的漏級、NM3的柵極相連接；NM2的源極與NM3的漏級、NM1的源極相連接；PM5的漏極與PM9的源極相連接；PM9的漏級與電阻R1的一端相連接，其節點作為基準電壓VREF的輸出端；電阻R1的另一端與NM1的柵極、NM1的漏級相連接；NM1管、NM2管、NM3管、NM4管、NM5管、NM6管、NM7管、NM8管和NM9管的襯底接地；PM1管、PM2管、PM3管、PM4管、PM5管、PM6管、PM7管、PM8管、PM9管、PM10管、PM11管和PM12管的襯底接VDD。

附圖說明

構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1為本發明一種用于射頻中的低功耗基準電路圖。

具體實施方式

結合圖1所示，在下面的實施例中，所述低功耗基準電路，其至少包括：一微電流產生電路，其核心是MOS管工作在亞閾值區，因此整體工作電流為低至納安級的電流，功耗非常小；一基準產生電路，采用共源共柵結構，產生的基準電壓的精度也非常高，電路中只有一個三極管和一個電阻，因此總體電路的面積非常小。