[發(fā)明專利]電力錄波數(shù)據(jù)同步采集系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201711014747.2
• 申請(qǐng)日: 2017-10-26
• 公開（公告）號(hào): CN107817721B
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計(jì)）人: 林海鷹;夏傳紅;張瑞;黃小川
• 申請(qǐng)（專利權(quán)）人: 上海樂耘電氣技術(shù)有限公司
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 北京中財(cái)易清專利代理有限公司 11518
• 代理人: 程寶妹

1.一種電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述電力錄波系統(tǒng)包括至少一臺(tái)模擬量采集箱和一臺(tái)系統(tǒng)主控箱；

所述系統(tǒng)主控箱包括時(shí)間管理板卡、開關(guān)量數(shù)據(jù)采集模件、數(shù)據(jù)合并處理模塊；

所述時(shí)間管理板卡用于生成基準(zhǔn)采樣脈沖，并將所述基準(zhǔn)采樣脈沖延時(shí)發(fā)送到所述開關(guān)量數(shù)據(jù)采集模件和各模擬量采集箱；

所述開關(guān)量數(shù)據(jù)采集模件接收到所述基準(zhǔn)采樣脈沖時(shí)，開始采集開關(guān)量，并將采集到的開關(guān)量數(shù)據(jù)發(fā)送到所述數(shù)據(jù)合并處理模塊；

所述模擬量采集箱接收到所述基準(zhǔn)采樣脈沖時(shí)，開始采集模擬量，并將采集到的模擬量數(shù)據(jù)發(fā)送到所述數(shù)據(jù)合并處理模塊；

所述數(shù)據(jù)合并處理模塊用于實(shí)時(shí)解析接收到的開關(guān)量數(shù)據(jù)和各模擬量數(shù)據(jù)，并將同一時(shí)刻解析出的開關(guān)量數(shù)據(jù)和各模擬量數(shù)據(jù)進(jìn)行合并；

所述時(shí)間管理板卡根據(jù)預(yù)先統(tǒng)計(jì)到的所述開關(guān)量數(shù)據(jù)采集模件采集開關(guān)量所需的時(shí)長(zhǎng)、各模擬量采集箱采集模擬量所需的時(shí)長(zhǎng)、脈沖從所述時(shí)間管理板卡傳輸?shù)剿鲩_關(guān)量數(shù)據(jù)采集模件所需的時(shí)長(zhǎng)和所述基準(zhǔn)采樣脈沖從所述時(shí)間管理板卡傳輸?shù)礁髂M量采集箱所需的時(shí)長(zhǎng)，確定所述基準(zhǔn)采樣脈沖分別發(fā)送到所述開關(guān)量數(shù)據(jù)采集模件和各模擬量采集箱的發(fā)送時(shí)刻，使所述開關(guān)量數(shù)據(jù)采集模件和各模擬量采集箱同步進(jìn)行開關(guān)量和模擬量的采集。

2.如權(quán)利要求1所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述模擬量采集箱與所述系統(tǒng)主控箱分離設(shè)置。

3.如權(quán)利要求1所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述模擬量采集箱內(nèi)設(shè)置有第一現(xiàn)場(chǎng)可編程門陣列FPGA芯片和模數(shù)轉(zhuǎn)換器；

所述第一現(xiàn)場(chǎng)可編程門陣列FPGA芯片用于接收所述基準(zhǔn)采樣脈沖，并在接收到所述基準(zhǔn)采樣脈沖時(shí)控制所述模數(shù)轉(zhuǎn)換器采集模擬量，將采集的模擬量轉(zhuǎn)換為數(shù)字量，并將所述數(shù)字量編碼后發(fā)送到所述數(shù)據(jù)合并處理模塊。

4.如權(quán)利要求3所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述模數(shù)轉(zhuǎn)換器的數(shù)量為三個(gè)，所述第一現(xiàn)場(chǎng)可編程門陣列FPGA芯片控制這三個(gè)模數(shù)轉(zhuǎn)換器同步采集模擬量。

5.如權(quán)利要求3所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述數(shù)字量編碼后分別通過兩個(gè)光纖串口發(fā)送到所述數(shù)據(jù)合并處理模塊。

6.如權(quán)利要求1所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述開關(guān)量數(shù)據(jù)采集模件包括第二現(xiàn)場(chǎng)可編程門陣列FPGA芯片，所述第二現(xiàn)場(chǎng)可編程門陣列FPGA芯片用于在接收到所述基準(zhǔn)采樣脈沖時(shí)，開始采集開關(guān)量，并將采集到的開關(guān)量數(shù)據(jù)編碼后發(fā)送到所述數(shù)據(jù)合并處理模塊。

7.如權(quán)利要求6所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，開關(guān)量數(shù)據(jù)編碼后分別通過兩組背板高速串行總線發(fā)送到所述數(shù)據(jù)合并處理模塊。

8.如權(quán)利要求3或6所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述編碼為曼徹斯特編碼。

9.如權(quán)利要求1所述的電力錄波數(shù)據(jù)同步采集系統(tǒng)，其特征在于，所述時(shí)間管理板卡包括第三現(xiàn)場(chǎng)可編程門陣列FPGA芯片和ARM芯片；

所述ARM芯片用于初始化配置，所述初始化配置包括初始化系統(tǒng)時(shí)間、產(chǎn)生同步標(biāo)志信號(hào)、配置模擬量采樣速率；

所述第三現(xiàn)場(chǎng)可編程門陣列FPGA芯片用于根據(jù)所述ARM芯片的初始化配置產(chǎn)生并輸出所述基準(zhǔn)采樣脈沖信號(hào)。