[發(fā)明專利]一種半導(dǎo)體器件的制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 201711010772.3 | 申請(qǐng)日: | 2017-10-25 |
| 公開(kāi)(公告)號(hào): | CN109712926B | 公開(kāi)(公告)日: | 2021-01-22 |
| 發(fā)明(設(shè)計(jì))人: | 付俊;施林波;陳福成 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司 |
| 主分類號(hào): | H01L21/683 | 分類號(hào): | H01L21/683 |
| 代理公司: | 北京市磐華律師事務(wù)所 11336 | 代理人: | 董巍;高偉 |
| 地址: | 201203 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 半導(dǎo)體器件 制造 方法 | ||
本發(fā)明提供一種半導(dǎo)體器件的制造方法,所述方法包括:提供待減薄晶圓和臨時(shí)鍵合載體,并將待減薄晶圓的正面和臨時(shí)鍵合載體臨時(shí)鍵合;在待減薄晶圓的背面形成防粘層;在所述防粘層的表面形成凹槽從而在所述凹槽的外圍形成凸起的環(huán)狀結(jié)構(gòu),所述凹槽貫穿部分厚度的待減薄晶圓;對(duì)所述凹槽的表面進(jìn)行化學(xué)刻蝕,以降低形成所述凹槽時(shí)所造成的減薄缺陷和減薄應(yīng)力問(wèn)題;將待減薄晶圓和臨時(shí)鍵合載體進(jìn)行解鍵合。采用本發(fā)明的方法,在形成凸起的環(huán)狀結(jié)構(gòu)之前,形成了防粘層,可有效阻擋化學(xué)刻蝕工藝所用的刻蝕液與環(huán)狀結(jié)構(gòu)表面的物質(zhì)接觸,從而避免刻蝕液造成的環(huán)狀結(jié)構(gòu)表面的粗糙度的增大,減小在解鍵合過(guò)程中發(fā)生破片的風(fēng)險(xiǎn)。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體而言涉及一種半導(dǎo)體器件的制造方法。
背景技術(shù)
隨著科技的發(fā)展,電子產(chǎn)品的功能不斷增強(qiáng),而尺寸不斷減小。在半導(dǎo)體器件的制造領(lǐng)域,半導(dǎo)體器件的尺寸不斷減小,電子芯片的尺寸不斷減小。為此,在半導(dǎo)體器件制造過(guò)程中,在晶圓的功能面上形成眾多半導(dǎo)體器件之后,進(jìn)行晶圓背面研磨工藝(BackGrinding,簡(jiǎn)稱BG),采用平坦化工藝研磨晶圓與功能面對(duì)應(yīng)的背面去除部分厚度的晶圓,以減小后續(xù)形成的芯片厚度。
IGBT(Insu1ated Gate Bipo1ar Transistor,絕緣柵雙極型晶體管)是一種常見(jiàn)的功率型器件,理想的IGBT具有高擊穿電壓、低導(dǎo)通壓降、關(guān)斷時(shí)間短、抗短路時(shí)間長(zhǎng)等優(yōu)點(diǎn)。在IGBT器件的制造過(guò)程中,進(jìn)行背面工藝時(shí)晶圓通常已經(jīng)減薄到200um以下。針對(duì)這種超薄晶圓,通常采用臨時(shí)鍵合、解鍵合工藝以及Taiko研磨工藝來(lái)對(duì)其進(jìn)行減薄,其中Taiko研磨工藝是僅研磨晶圓中心部分,而在晶圓邊緣留3mm-5mm的區(qū)域不做研磨,從而在晶圓邊緣形成一個(gè)凸起的環(huán)狀結(jié)構(gòu),從而薄晶圓可以在后續(xù)的傳送、制造和搬運(yùn)中避免發(fā)生形變和破裂。按照目前的減薄工藝,減薄后的Taiko環(huán)狀結(jié)構(gòu)的粗糙度偏大,這會(huì)導(dǎo)致卡盤(pán)對(duì)器件晶圓的吸力不夠?qū)е缕骷A在解鍵合過(guò)程中破片。
本發(fā)明的目的在于提供一種半導(dǎo)體器件的制造方法,以解決上述技術(shù)問(wèn)題。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念,這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征,更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
本發(fā)明提供一種半導(dǎo)體器件的制造方法,所述方法包括:提供待減薄晶圓和臨時(shí)鍵合載體,并將所述待減薄晶圓的正面和所述臨時(shí)鍵合載體進(jìn)行臨時(shí)鍵合;在所述待減薄晶圓的背面形成防粘層;在所述防粘層的表面形成凹槽從而在所述凹槽的外圍形成凸起的環(huán)狀結(jié)構(gòu),所述凹槽貫穿部分厚度的待減薄晶圓;對(duì)所述凹槽的表面進(jìn)行化學(xué)刻蝕,以降低形成所述凹槽時(shí)所造成的減薄缺陷和減薄應(yīng)力問(wèn)題;將所述待減薄晶圓和所述臨時(shí)鍵合載體進(jìn)行解鍵合。
進(jìn)一步,所述防粘層包括單分子材料層。
進(jìn)一步,所述防粘層的形成方法包括涂覆工藝。
進(jìn)一步,所述單分子材料層包括自組裝單分子層。
進(jìn)一步,所述單分子材料層包括含氟有機(jī)硅烷。
進(jìn)一步,所述含氟有機(jī)硅烷包括全氟癸烷基三氯硅烷。
進(jìn)一步,所述化學(xué)刻蝕的方法包括單晶圓旋轉(zhuǎn)濕法腐蝕法。
進(jìn)一步,所述單晶圓旋轉(zhuǎn)濕法腐蝕法所使用的刻蝕液包括氫氟酸、硫酸、硝酸和磷酸的組合。
進(jìn)一步,在所述臨時(shí)鍵合的步驟之后,在所述形成防粘層的步驟之前,所述方法還包括對(duì)所述待減薄晶圓的背面進(jìn)行減薄處理的步驟。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711010772.3/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 氫燃料制造系統(tǒng)、氫燃料制造方法以及氫燃料制造程序
- 單元控制系統(tǒng)、生產(chǎn)系統(tǒng)以及控制方法
- 制造裝置及制造方法以及制造系統(tǒng)
- 一種三相異步電動(dòng)機(jī)制造工藝方法
- 制造設(shè)備、制造裝置和制造方法
- 用于監(jiān)測(cè)光學(xué)鏡片制造過(guò)程的方法
- 產(chǎn)品的制造系統(tǒng)、惡意軟件檢測(cè)系統(tǒng)、產(chǎn)品的制造方法以及惡意軟件檢測(cè)方法
- 一種面向制造服務(wù)的制造能力評(píng)估方法
- 一種基于云制造資源的制造能力建模方法
- 制造設(shè)備系統(tǒng)、制造設(shè)備以及制造方法
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





