[發(fā)明專利]一種PCIe控制的數(shù)控插補(bǔ)系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201711009404.7
• 申請(qǐng)日: 2017-10-25
• 公開(kāi)（公告）號(hào): CN107783501A
• 公開(kāi)（公告）日: 2018-03-09
• 發(fā)明（設(shè)計(jì)）人: 盧俊
• 申請(qǐng)（專利權(quán)）人: 盧俊
• 主分類號(hào): G05B19/414
• 分類號(hào): G05B19/414
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種PCIe控制的數(shù)控插補(bǔ)系統(tǒng)，包括獨(dú)立設(shè)置的上位機(jī)、PCIe總線運(yùn)動(dòng)控制卡、FPGA擴(kuò)展板；所述的PCIe運(yùn)動(dòng)控制卡包括雙核微處理器、GPMC接口；所述的FPGA擴(kuò)展板包括多軸脈沖控制與反饋信號(hào)接口、外圍接口電路，軸數(shù)可以在32軸以內(nèi)任意裁剪，可擴(kuò)展性強(qiáng)；所述的雙核運(yùn)動(dòng)控制微處理器，內(nèi)部集成高性能的ARM核與DSP核，ARM核主要用于與上位機(jī)高速通信，DSP核主要負(fù)責(zé)插補(bǔ)運(yùn)算；所述的雙核芯片的GPMC接口配置為異步模式并設(shè)置NOR FLASH、非地址數(shù)據(jù)線復(fù)用的模式與FPGA擴(kuò)展板通信，將插補(bǔ)數(shù)據(jù)傳送至FPGA，進(jìn)而通過(guò)外圍電路控制多軸同步插補(bǔ)，實(shí)現(xiàn)多軸聯(lián)動(dòng)，完成復(fù)雜曲線曲面的插補(bǔ)。

2.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于：包括獨(dú)立設(shè)置的上位機(jī)、PCIe總線運(yùn)動(dòng)控制卡、FPGA擴(kuò)展板；上位機(jī)與運(yùn)動(dòng)控制卡之間通過(guò)PCIe總線實(shí)現(xiàn)通信連接，所述的PCIe(peripheral component interconnect express)總線是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，運(yùn)動(dòng)控制卡通過(guò)PCIe接收數(shù)據(jù)，完成處理并將處理結(jié)果通過(guò)PCIe總線再上傳到上位機(jī)。

3.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于：所述的FPGA擴(kuò)展板包括多軸脈沖控制與反饋信號(hào)接口、外圍接口電路，擴(kuò)展板軸數(shù)可以在32軸以內(nèi)任意裁剪，可擴(kuò)展性強(qiáng)。

4.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于：上位機(jī)為帶PCIe接口的臺(tái)式機(jī)；上位機(jī)解析標(biāo)準(zhǔn)數(shù)控G指令，再通過(guò)PCIe總線發(fā)送控制命令包至PCIe運(yùn)動(dòng)控制卡；PCIe運(yùn)動(dòng)控制卡將運(yùn)動(dòng)代碼進(jìn)行軌跡規(guī)劃后進(jìn)行插補(bǔ)控制輸出，同時(shí)將處理結(jié)果及狀態(tài)反饋等通過(guò)PCIe總線再上傳到上位機(jī)。

5.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于：所述的PCIe運(yùn)動(dòng)控制卡采用高性能雙核處理器主控芯片TMS320DM8148或TMS320DM8168，該芯片內(nèi)部集成了1GHz主頻Cortex-A8 ARM核與800M主頻C674x的DSP核，通過(guò)PCIe總線與上位機(jī)進(jìn)行通信。

6.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于：所述的高性能雙核處理器主控芯片的800M主頻C674x的DSP核，帶浮點(diǎn)運(yùn)算庫(kù)，運(yùn)算速度快，可將6軸插補(bǔ)周期縮小至25微秒，32軸插補(bǔ)周期縮小到100微秒。

7.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于雙核處理器主控芯片的ARM核主要用于與上位機(jī)通訊與接收運(yùn)動(dòng)代碼并解析；雙核處理器內(nèi)部主控芯片的ARM核與DSP核通過(guò)共享內(nèi)存進(jìn)行快速數(shù)據(jù)交互；DSP核進(jìn)行運(yùn)動(dòng)控制軌跡規(guī)劃、運(yùn)動(dòng)控制算法處理、插補(bǔ)運(yùn)算，并將插補(bǔ)值填入插補(bǔ)緩沖區(qū)。

8.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，其特征在于雙核芯片的GPMC接口配置為異步模式并設(shè)置NOR FLASH、非地址數(shù)據(jù)線復(fù)用的模式與FPGA擴(kuò)展板通信，將插補(bǔ)數(shù)據(jù)傳送至FPGA。

9.如權(quán)利要求1所述的數(shù)控插補(bǔ)系統(tǒng)，F(xiàn)PGA通過(guò)定時(shí)中斷觸發(fā)DSP進(jìn)行插補(bǔ)輸出，F(xiàn)PGA接收DSP插補(bǔ)緩沖區(qū)傳送過(guò)來(lái)的各軸脈沖值與方向值等，通過(guò)外圍電路控制多軸同步插補(bǔ)，實(shí)現(xiàn)多軸聯(lián)動(dòng)，完成復(fù)雜曲線曲面的插補(bǔ)。

10.一種利用權(quán)利要求1所述的一種PCIe控制的數(shù)控插補(bǔ)系統(tǒng)，其特征在于，運(yùn)動(dòng)控制卡通過(guò)PCIe總線接口接收上位機(jī)指令，對(duì)其進(jìn)行解析，得到各電機(jī)需要運(yùn)動(dòng)到的空間位置；運(yùn)動(dòng)控制卡上的雙核處理器利用空間曲線的軌跡插補(bǔ)方法在相鄰坐標(biāo)點(diǎn)之間插補(bǔ)出多個(gè)點(diǎn)，經(jīng)過(guò)軌跡插補(bǔ)方法后生成每個(gè)插補(bǔ)周期的每個(gè)電機(jī)需要運(yùn)動(dòng)的位置、速度、加速度和加加速度等，存入插補(bǔ)緩沖區(qū)；雙核芯片的GPMC接口配置為異步模式并設(shè)置NOR FLASH、非地址數(shù)據(jù)線復(fù)用的模式與FPGA擴(kuò)展板通信，將插補(bǔ)數(shù)據(jù)傳送至FPGA； FPGA通過(guò)外圍電路控制多軸（最多32軸）同步插補(bǔ)，實(shí)現(xiàn)多軸聯(lián)動(dòng)，完成復(fù)雜曲線曲面的插補(bǔ)。