[發明專利]基于CMOS技術的混頻器

在審

• 申請號: 201711006892.6
• 申請日: 2017-10-25
• 公開（公告）號: CN107659271A
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 李正軍
• 申請（專利權）人: 成都西井科技有限公司
• 主分類號: H03D7/14
• 分類號: H03D7/14
• 代理公司: 成都行之專利代理事務所(普通合伙)51220
• 代理人: 李朝虎

1.基于CMOS技術的混頻器，其特征在于，包括負載級單元(1)、開關級單元(2)和跨導級單元(3)；所述負載級單元(1)、開關級單元(2)和跨導級單元(3)依次連接；

所述負載級單元(1)包括第一電感L1、第七電容C7、第二電感L2、第八電容C8、第五電容C5和第六電容C6；所述L1的一端、C7的一端和C5的一端共節點，且L1的另一端和C7的另一端連接電源VDD，C5的另一端連接輸出端正極RF+；所述L2的一端、C8的一端和C6的一端共節點，且L2的另一端和C8的另一端連接電源VDD，C6的另一端連接輸出端負極RF-。

2.根據權利要求1所述的基于CMOS技術的混頻器，其特征在于，所述開關級單元(2)包括第三電阻R3、第四電阻R4、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第三電容C3和第四電容C4；

所述M4的柵極、M5的柵極、R3的一端和C4的一端共節點，且R3的另一端連接第二偏置電壓Vb2，C4的另一端連接本振輸入負極L0-；所述M6的柵極、M3的柵極、R4的一端和C3的一端共節點，且R4的另一端連接Vb2，C3的另一端連接本振輸入正極L0+；M3的源極和M4的源極連接，M5和M6的源極連接；所述M3的漏級和M5的漏級連接于C5遠離RF+的一端，所述M4的漏級和M6的漏級連接于C6遠離RF-的一端。

3.根據權利要求2所述的基于CMOS技術的混頻器，其特征在于，所述跨導級單元(3)包括第一電容C1、第一電阻R1、第二電阻R2、第二電容C2、第一MOS管M1和第二MOS管M2；

所述C1的一端、R1的一端和M1的柵極共節點，且C1的另一端連接差分輸入中頻正極IF+，R1的另一端連接第一偏置電壓Vb1；所述C2的一端、R2的一端和M2的柵極共節點，且C2的另一端連接差分輸入中頻負極IF-，R2的另一端連接第一偏置電壓Vb1；所述M1的源極和M2的源極連接并接地；所述M1的漏級連接M3的源極，所述M2的漏級連接M5的源極。

4.根據權利要求1所述的基于CMOS技術的混頻器，其特征在于，所述負載級單元(1)、開關級單元(2)和跨導級單元(3)采用0.13um CMOS。

5.根據權利要求1所述的基于CMOS技術的混頻器，其特征在于，所述VDD采用1～1.2V。