[發明專利]漏電流控制方法、節省靜態漏電裝置及半導體存儲器

有效

• 申請號: 201711004051.1
• 申請日: 2017-10-24
• 公開（公告）號: CN107564559B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 由元;武晨燕

本發明公開一種漏電流控制方法，應用于附帶下拉裝置的焊盤檢測電路，焊盤檢測電路的信號輸出端連接漏電流控制電路，漏電流控制方法包括：漏電流控制電路獲取焊盤檢測電路的輸出端信號，輸出端信號用于表示引腳焊盤的狀態檢測是否完成；根據焊盤檢測電路的輸出端信號，由漏電流控制電路生成用于控制下拉裝置的作動的控制信號，下拉裝置的作動選擇包括導通和截止；其中，當輸出端信號表示引腳焊盤的狀態檢測完成時，生成的控制信號用于控制所述下拉裝置截止。當引腳焊盤的狀態檢測完成時，漏電流控制電路的控制信號截止下拉裝置的漏電流，減小了半導體存儲器的功耗，進而延長待機時間。本發明還公開了一種節省靜態漏電裝置及一種半導體存儲器。

技術領域

本發明涉及半導體存儲器技術領域，特別涉及一種漏電流控制方法，還涉及一種節省靜態漏電裝置，以及一種半導體存儲器。

背景技術

半導體存儲器中的輸入輸出(Input/Output，I/O)端口包括多個引腳焊盤(bonding?pad)，引腳焊盤是半導體存儲器連接到封裝引腳的器件，外界通過引腳焊盤輸入信號至半導體存儲器內部，需要有焊盤檢測電路100對引腳焊盤的當前狀態進行檢測，如圖1所示，圖1為現有技術提供的未提供外接電源的焊盤檢測電路100結構示意圖，引腳焊盤110與驅動電路140連接，驅動電路140包括輸入信號放大器或輸入緩沖器，用于對輸入半導體存儲器內部的信號做放大或者緩沖處理，引腳焊盤110與驅動電路140之間連接有下拉裝置120，下拉裝置120的柵極B1與外部電源V_CC連接，漏極C1連接在引腳焊盤110與驅動電路140的連接線路之間，源極D1接地，下拉裝置120能夠給電路節點A1以一個固定的電平，當引腳焊盤110不接外接電源時，下拉裝置120將電路節點A1固定為狀態“0”，焊盤檢測電路100的輸出端輸出“0”狀態信號，下拉裝置120中并沒有漏電流產生。如圖2所示，圖2為現有技術提供的提供外接電源的焊盤檢測電路100結構示意圖，當引腳焊盤110接有外接電源130時，焊盤檢測電路100的輸出端輸出“1”狀態信號，然而，下拉裝置120的驅動強度小于外接電源130，導致一部分電流經過下拉裝置120形成漏電流，漏電流的形成導致半導體存儲器的功耗增大，如該半導體存儲器應用于電子設備中(如移動通訊設備)，則會導致電子設備的待機功耗增大，待機時間縮短。

因此，如何截止經過下拉裝置的漏電流，進而減小半導體存儲器的功耗是本領域技術人員急需要解決的問題。

在背景技術中公開的上述信息僅用于加強對本發明的背景的理解，因此其可能包含沒有形成為本領域普通技術人員所知曉的現有技術的信息。

發明內容

有鑒于此，本發明實施例希望提供一種漏電流控制方法、一種節省靜態漏電裝置以及一種半導體存儲器，以至少解決現有技術中存在的技術問題。

本發明實施例的技術方案是這樣實現的，根據本發明的一個實施例，提供了一種漏電流控制方法，應用于附帶下拉裝置的焊盤檢測電路，所述焊盤檢測電路的信號輸出端連接漏電流控制電路，所述漏電流控制方法包括：

所述漏電流控制電路獲取所述焊盤檢測電路的輸出端信號，所述輸出端信號用于表示引腳焊盤的狀態檢測是否完成；

根據所述焊盤檢測電路的輸出端信號，由所述漏電流控制電路生成用于控制所述下拉裝置的作動的控制信號，所述下拉裝置的作動選擇包括導通和截止；其中，當所述輸出端信號表示所述引腳焊盤的狀態檢測完成時，生成的所述控制信號用于控制所述下拉裝置截止。

優選的，上述漏電流控制方法中，所述漏電流控制電路包括邏輯運算單元，所述邏輯運算單元的第一信號輸入端接入所述焊盤檢測電路的第一信號輸出端，所述邏輯運算單元的第二信號輸入端接入所述邏輯運算單元的上電復位信號和初始化信號的任一，所述邏輯運算單元的第二信號輸出端連接至所述下拉裝置；

所述焊盤檢測電路的輸出端信號與所述邏輯運算單元的上電復位信號和初始化信號的任一，經由所述邏輯運算單元進行邏輯運算后，獲得的邏輯運算結果作為所述邏輯運算單元的控制信號輸出給所述下拉裝置。