[發明專利]一種XILINX FPGA DCM復位信號設計方法及系統

有效

• 申請號: 201711003123.0
• 申請日: 2017-10-24
• 公開（公告）號: CN107835005B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 譚賢紅;劉汝猛;姜童;孫娟;劉潔;李彬
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 范曉毅

1.一種XILINX FPGA DCM復位信號設計系統，其特征在于包括：DCM全局復位模塊、DCM失鎖判斷模塊、DCM輸入輸出異常判斷模塊和DCM模塊；其中，

所述DCM全局復位模塊在本地時鐘作用下，由DCM輸入輸出異常復位信號、初始復位信號和DCM失鎖判斷復位信號根據一定算法產生全局復位信號和鎖定判斷信號，并將全局復位信號傳輸給所述DCM模塊，所述DCM全局復位模塊將鎖定判斷信號傳輸給所述DCM失鎖判斷模塊；

所述DCM模塊在DCM輸入時鐘作用下，根據一定條件下輸出DCM鎖定信號至所述DCM失鎖判斷模塊，所述DCM失鎖判斷模塊根據鎖定判斷信號判斷DCM鎖定信號是否鎖定，如果未鎖定，則產生DCM失鎖判斷復位信號，將DCM失鎖判斷復位信號傳輸給所述DCM全局復位模塊，如果鎖定，則產生鎖定指示信號并傳輸給所述DCM輸入輸出異常判斷模塊；其中，一定條件為滿足全局復位信號的結束時間大于預設的鎖定時間條件；

所述DCM模塊根據DCM輸入時鐘產生二分頻時鐘并將其傳輸給所述DCM輸入輸出異常判斷模塊，所述DCM輸入輸出異常判斷模塊根據鎖定指示信號對本地時鐘、DCM輸入時鐘和二分頻時鐘進行循環計數并比較，以此判斷所述DCM輸入輸出異常判斷模塊是否異常，如果異常則產生DCM輸入輸出異常復位信號并將其傳輸給所述DCM全局復位模塊。

2.根據權利要求1所述的XILINX FPGA DCM復位信號設計系統，其特征在于：所述DCM輸入輸出異常判斷模塊對本地時鐘、DCM輸入時鐘和二分頻時鐘進行比較包括：根據本地時鐘、DCM輸入時鐘和二分頻時鐘得到DCM輸入時鐘循環計數值和二分頻時鐘循環計數值；判斷DCM輸入時鐘循環計數值是否為二分頻時鐘循環計數值的兩倍，如果正確，則所述DCM輸入輸出異常判斷模塊正常，否則異常。

3.根據權利要求1所述的XILINX FPGA DCM復位信號設計系統，其特征在于：由DCM輸入輸出異常復位信號、初始復位信號和DCM失鎖判斷復位信號根據邏輯或算法產生全局復位信號和鎖定判斷信號。

4.一種XILINX FPGA DCM復位信號設計方法，其特征在于，所述方法包括以下步驟：

步驟一：DCM全局復位模塊根據初始復位信號產生全局復位信號和鎖定判斷信號，并將全局復位信號傳輸給DCM模塊并將DCM模塊復位，將鎖定判斷信號傳輸給DCM失鎖判斷模塊；

步驟二：DCM模塊在DCM輸入時鐘作用下，輸出DCM鎖定信號至DCM失鎖判斷模塊，DCM失鎖判斷模塊根據鎖定判斷信號判斷DCM鎖定信號是否鎖定，如果未鎖定，則產生DCM失鎖判斷復位信號，將DCM失鎖判斷復位信號傳輸給DCM全局復位模塊，DCM全局復位模塊根據DCM失鎖判斷復位信號產生全局復位信號并傳輸給DCM模塊并將DCM模塊復位；如果鎖定，則產生鎖定指示信號并傳輸給DCM輸入輸出異常判斷模塊；

步驟三：DCM模塊根據DCM輸入時鐘產生二分頻時鐘并將其傳輸給DCM輸入輸出異常判斷模塊，DCM輸入輸出異常判斷模塊根據鎖定指示信號對本地時鐘、DCM輸入時鐘和二分頻時鐘進行循環計數并比較，以此判斷DCM輸入輸出異常判斷模塊是否異常，如果異常則產生DCM輸入輸出異常復位信號并將其傳輸給所述DCM全局復位模塊，DCM全局復位模塊根據DCM輸入輸出異常復位信號產生全局復位信號并傳輸給DCM模塊并將DCM模塊復位；

在步驟二中，根據滿足全局復位信號的結束時間大于預設的鎖定時間條件后輸出DCM鎖定信號至DCM失鎖判斷模塊。

5.根據權利要求4所述的XILINX FPGA DCM復位信號設計方法，其特征在于：在步驟三中，DCM輸入輸出異常判斷模塊對本地時鐘、DCM輸入時鐘和二分頻時鐘進行比較包括：根據本地時鐘、DCM輸入時鐘和二分頻時鐘得到DCM輸入時鐘循環計數值和二分頻時鐘循環計數值；判斷DCM輸入時鐘循環計數值是否為二分頻時鐘循環計數值的兩倍，如果正確，則DCM輸入輸出異常判斷模塊正常，否則異常。

6.根據權利要求4所述的XILINX FPGA DCM復位信號設計方法，其特征在于：在步驟一中，全局復位信號的產生時長為199-202ms。