[發明專利]半導體裝置

在審

• 申請號: 201711001381.5
• 申請日: 2017-10-24
• 公開（公告）號: CN109103255A
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 宋承漢;江雅棠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/165;H01L21/336
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

半導體裝置包含鰭狀結構，鰭狀結構包含由硅形成的底層，以及由鍺形成的至少一頂層。半導體裝置還包含柵極堆疊部件，其覆蓋鰭狀結構的中間上部，其中柵極堆疊部件與頂層的頂面和側壁接觸，且柵極堆疊部件與底層的至少部分的側壁接觸。

技術領域

本發明實施例有關于半導體裝置，且特別關于鰭式場效晶體管的半導體裝置。

背景技術

集成電路(integrated circuit，IC)通常包含大量的組件，特別是晶體管。其中一種晶體管是金屬氧化物半導體場效晶體管(metal-oxide-semiconductor field-effect-transistor，MOSFET)。金屬氧化物半導體場效晶體管(MOSFET)裝置通常包含在半導體基底的頂面上的柵極結構。對位于柵極結構兩側的區域進行摻雜，以形成源極和漏極區。在源極和漏極區之間于柵極底下形成通道。基于施加在柵極的偏壓，可讓電流流過通道，或者禁止電流流過通道。

在某些情況，可以用鰭狀結構(在此為鰭片)形成通道。這樣的鰭片突出于基底的頂面之外，且此鰭片垂直于形成在基底和鰭片上的柵極結構。一般而言，使用這樣的鰭片作為通道的場效晶體管稱作鰭式場效晶體管(fin field-effect-transistor，FinFET)。就用于形成鰭片通道的材料而言，因為相較于硅，鍺具有較高的電子和空穴遷移率，所以鍺或其合金(例如硅鍺)通常被考慮用來做為硅的替代材料。

依照慣例，通常形成相對厚的鍺層圍繞預先形成的硅鰭片通道，亦即覆蓋硅鰭片通道的頂面和側壁，以有效地將鍺或其合金整合至鰭片通道。然而，這種方法可能引起各種問題，例如，由于硅與鍺之間的晶格不匹配，而在硅鰭片通道與鍺層之間的界面形成缺陷。這些缺陷可能對各別的鰭式場效晶體管(FinFET)的整體性能產生不利的影響，舉例而言，較大的漏電流、較差的柵極可控性等。因此，制造包含鍺或其合金的鰭式場效晶體管(FinFET)的鰭片通道的常規技術并非全然令人滿意。

發明內容

本發明的一些實施例提供半導體裝置，此半導體裝置包含鰭狀結構，此鰭狀結構包含由硅形成的底層，以及由鍺形成的至少一頂層。半導體裝置還包含柵極堆疊部件，其覆蓋鰭狀結構的中間上部，其中柵極堆疊部件與頂層的頂面和側壁接觸，且柵極堆疊部件與底層的至少部份的側壁接觸。

本發明的一些實施例提供半導體裝置，此半導體裝置包含鰭狀結構，此鰭狀結構包含由硅形成的底層，由鍺形成且覆蓋底層的第一頂層，以及由硅形成且覆蓋第一頂層的第二頂層。此半導體裝置還包含柵極堆疊部件，柵極堆疊部件覆蓋鰭狀結構的中間上部，其中柵極堆疊部件與第二頂層的頂面和側壁接觸，與第一頂層的側壁接觸，且與底層的至少部份的側壁接觸。

本發明的一些實施例提供半導體裝置的制造方法，此方法包含在基底上形成硅層，在硅層上形成鍺層，形成鰭片突出超過基底的主表面，其中鰭片包含硅層的一部分作為底層，以及鍺層的一部分作為頂層。此方法還包含形成柵極堆疊部件覆蓋鰭片的中間上部，其中柵極堆疊部件與頂層的頂面和側壁接觸，且與底層的至少部分的側壁接觸。

附圖說明

通過以下的詳述配合所附附圖，可以更加理解本發明實施例的觀點。值得注意的是，各個不同部件(feature)未必按照比例繪制。事實上，為了討論的明確易懂，各個不同部件的尺寸和幾何形狀可隨意增加或減少。

圖1是根據一些實施例說明形成半導體裝置的方法的實施例的流程圖。

圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A和13A是根據一些實施例，說明由圖1的方法制成的示范半導體裝置，其在各個不同的制造階段中的透視示意圖。

圖2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B和13B是根據一些實施例，說明對應于圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A和13A的剖面示意圖。