[發明專利]時鐘恢復裝置及方法

有效

• 申請號: 201711001366.0
• 申請日: 2017-10-24
• 公開（公告）號: CN109391262B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 曾暐盛;魏志旅
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

一種時鐘恢復裝置及方法。該時鐘恢復裝置包括時鐘數據恢復電路以及快速再鎖定電路。時鐘數據恢復電路響應于輸入時鐘信號產生輸出時鐘信號。時鐘數據恢復電路包括電荷泵及電壓控制區塊，電荷泵產生控制電壓，電壓控制區塊根據控制電壓產生輸出時鐘信號。快速再鎖定電路將比較信號轉換為模擬輸出電壓，比較信號指示輸入時鐘信號與輸出時鐘信號的比較結果，其中當電荷泵被禁能時，快速再鎖定電路的輸出路徑導通，模擬輸出電壓施加至電壓控制區塊的輸入端。

技術領域

本發明涉及一種時鐘恢復裝置，且特別涉及一種用于時鐘恢復裝置中的快速再鎖定機制。

背景技術

時鐘恢復電路已廣泛使用于顯示裝置及通信電路中，時鐘恢復電路的范例可包括延遲鎖定回路(Delay Locked Loop，DLL)以及鎖相回路(Phase Locked Loop，PLL)。DLL是接收一個輸入信號并輸出多個具有相位差信號的電子電路，而PLL通常包括一個持續調整的電壓控制振蕩器以匹配輸入時鐘信號的頻率，包括有DLL或PLL的電路可以操作在低功率睡眠模式以降低功率消耗。然而，由于DLL及PLL需要一定的時間以達到穩定而取得對于輸入信號的回路鎖定，如此的暫態鎖定時間在現代高速電路中可能會占據過大的時間長度。因此，對于包括DLL或PLL的電路在離開睡眠模式時，需要一個快速鎖定的機制。

發明內容

本發明在于提供一種時鐘恢復裝置及方法，以達成時鐘恢復裝置中的快速再鎖定。

根據本發明的一實施例，提出一種時鐘恢復裝置，時鐘恢復裝置包括時鐘數據恢復電路以及快速再鎖定電路。時鐘數據恢復電路響應于輸入時鐘信號產生輸出時鐘信號。時鐘數據恢復電路包括電荷泵及電壓控制區塊，電荷泵產生控制電壓，電壓控制區塊根據控制電壓產生輸出時鐘信號。快速再鎖定電路將比較信號轉換為模擬輸出電壓，比較信號指示輸入時鐘信號與輸出時鐘信號的比較結果，其中當電荷泵被禁能時，快速再鎖定電路的輸出路徑導通，模擬輸出電壓施加至電壓控制區塊的輸入端。

根據本發明的一實施例，提出一種時鐘恢復方法，此方法包括以下步驟。以時鐘數據恢復電路響應于輸入時鐘信號產生輸出時鐘信號，其中時鐘數據恢復電路包括電荷泵及電壓控制區塊，電荷泵產生控制電壓，電壓控制區塊根據控制電壓產生輸出時鐘信號；以快速再鎖定電路將比較信號轉換為模擬輸出電壓，比較信號指示輸入時鐘信號與輸出時鐘信號的比較結果；以及當電荷泵被禁能時，導通快速再鎖定電路的輸出路徑，并施加模擬輸出電壓至電壓控制區塊的輸入端。

以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。

附圖說明

圖1繪示依據本發明一實施例的時鐘恢復裝置的示意圖。

圖2繪示依據本發明一實施例的時鐘恢復裝置的示意圖。

圖3繪示依據本發明一實施例的時鐘恢復裝置的示意圖。

圖4繪示依據本發明一實施例的時鐘恢復裝置的示意圖。

圖5繪示依據本發明一實施例的時鐘恢復裝置的示意圖。

圖6繪示依據本發明一實施例的操作模式與控制信號波形的時序圖。

圖7繪示依據本發明一實施例的時鐘恢復方法的流程圖。

圖8繪示依據本發明一實施例將比較信號轉換為模擬輸出電壓的步驟流程圖。

圖9繪示依據本發明一實施例的時鐘恢復方法切換于不同操作模式的流程圖。

具體實施方式