[發明專利]非對稱的屏蔽柵MOSFET結構及其制備方法

有效

• 申請號: 201710997761.2
• 申請日: 2017-10-24
• 公開（公告）號: CN107658342B
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 徐承福;朱陽軍
• 申請（專利權）人: 貴州芯長征科技有限公司;南京芯長征科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 蘇州國誠專利代理有限公司 32293
• 代理人: 韓鳳

本發明涉及一種非對稱的屏蔽柵MOSFET結構及其制備方法，其在第一導電類型漂移層內設置第一元胞溝槽以及第二元胞溝槽，在所述第一元胞溝槽、第二元胞溝槽內均設置屏蔽柵結構；在第一元胞溝槽遠離第二元胞溝槽的外側設置第二導電類型第一基區，在第一元胞溝槽與第二元胞溝槽間設置第二導電類型第二基區，在第二元胞溝槽遠離第一元胞溝槽的外側設置第二導電類型第三基區，從而能形成非對稱結構，利用所述非對稱結構，能減少第一導電類型源區與第二導電類型基區的接觸面積，且能提供更多的電流泄放路徑，減少了第一導電類型源區下方的電流，進一步減少了寄生三極管開啟的可能性，從而提高了屏蔽柵MOSFET器件的雪崩電流。

技術領域

本發明涉及一種屏蔽柵MOSFET結構及其制備方法，尤其是一種非對稱的屏蔽柵MOSFET結構及其制備方法，屬于半導體器件的技術領域。

背景技術

VDMOSFET(高壓功率MOSFET)可以通過減薄漏端漂移區的厚度來減小導通電阻，然而，減薄漏端漂移區的厚度就會降低器件的擊穿電壓，因此在VDMOSFET中，提高器件的擊穿電壓和減小器件的導通電阻相互矛盾。屏蔽柵MOSFET結構采用在溝槽內引入了兩個垂直的多晶場版，這不僅使得器件在漂移區內引入了兩個新的電場峰值，增大了器件的擊穿電壓(BV)，而且使得器件垂直漏場板周圍形成了一層濃度更大的積累層，降低了導通電阻.由于這種新型器件縱向柵、漏場板之間存在的垂直場板使得影響器件開關速度的柵漏電容值部分轉化為器件的柵源電容以及漏源電容，從而使N型區在高摻雜濃度下實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統功率MOSFET導通電阻的理論極限。

屏蔽柵MOSFET結構具有導通損耗低、柵極電荷低、開關速度快、器件發熱小以及能效高的優點，產品可廣泛用于個人電腦、筆記本電腦、上網本或手機、照明(高壓氣體放電燈)產品以及電視機(液晶或等離子電視機)和游戲機等高端消費電子產品的電源或適配器。

對于屏蔽柵MOSFET結，耐壓主要由深槽結構的下面的柵極結構的厚氧柱來承擔，為了降低導通電阻，往往采用濃度很高的漂移區襯底。所以對器件的雪崩電流能力設計要求很高。

因此，提供一種屏蔽柵MOSFET結構及其制作方法，以進一步提升高壓MOSFET器件雪崩電流能力實屬必要。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種非對稱的屏蔽柵MOSFET結構及其制備方法，其結構緊湊，能進一步提高屏蔽柵MOSFET器件的雪崩電流能力，與現有工藝兼容，安全可靠。

按照本發明提供的技術方案，所述非對稱的屏蔽柵MOSFET結構，包括至少一個晶體管單元，所述晶體管單元包括第一導電類型襯底以及位于所述第一導電類型襯底上的第一導電類型漂移層；

在所述第一導電類型漂移層內設置第一元胞溝槽以及第二元胞溝槽，在所述第一元胞溝槽、第二元胞溝槽內均設置屏蔽柵結構；在第一元胞溝槽遠離第二元胞溝槽的外側設置第二導電類型第一基區，在第一元胞溝槽與第二元胞溝槽間設置第二導電類型第二基區，在第二元胞溝槽遠離第一元胞溝槽的外側設置第二導電類型第三基區，第二導電類型第一基區與第一元胞溝槽的側壁接觸，第二導電類型第二基區同時與第一元胞溝槽的側壁以及第二元胞溝槽的側壁接觸，第二導電類型第三基區與第二元胞溝槽的側壁接觸；

在第二導電類型第一基區、第二導電類型第三基區內均設有第一導電類型源區，第二導電類型第一基區內的第一導電類型源區與第一元胞溝槽的側壁接觸，第二導電類型第三基區內的第一導電類型源區與第二元胞溝槽的側壁接觸；

在第一導電類型漂移層上方設置源極金屬，所述源極金屬同時與第二導電類型第一基區、位于第二導電類型第一基區內的第一導電類型源區、第二導電類型第三基區以及位于第二導電類型第三基區內的第一導電類型源區歐姆接觸。