[發(fā)明專利]具有抗輻照結(jié)構(gòu)的IGBT器件及其制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710997718.6
• 申請(qǐng)日: 2017-10-24
• 公開（公告）號(hào): CN107845672A
• 公開（公告）日: 2018-03-27
• 發(fā)明（設(shè)計(jì)）人: 徐承福;朱陽(yáng)軍
• 申請(qǐng)（專利權(quán)）人: 貴州芯長(zhǎng)征科技有限公司
• 主分類號(hào): H01L29/08
• 分類號(hào): H01L29/08;H01L21/331;H01L29/739
• 代理公司: 蘇州國(guó)誠(chéng)專利代理有限公司32293
• 代理人: 韓鳳

技術(shù)領(lǐng)域

本發(fā)明涉及一種IGBT器件及其制備方法，尤其是一種具有抗輻照結(jié)構(gòu)的IGBT器件及其制備方法，屬于半導(dǎo)體器件的技術(shù)領(lǐng)域。

背景技術(shù)

SOI(Silicon-On-Insulator，絕緣襯底上的硅)技術(shù)是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢(shì)，因此，SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。

SOI工藝集成技術(shù)與傳統(tǒng)硅材料工藝集成技術(shù)的差別，主要是在制造器件的材料層底部增加了一層絕緣層，而且制造器件的材料層一般更薄。在20世紀(jì)60年代末期，由于軍用集成電路的抗輻射應(yīng)用需求，推出了一種SOS(蘭寶石材料上的硅材料)工藝集成技術(shù)，這種技術(shù)實(shí)際上就是SOI技術(shù)之一。后來由于直接利用成熟的硅和二氧化硅等材料構(gòu)成SOI結(jié)構(gòu)的技術(shù)突破及其技術(shù)優(yōu)勢(shì)明顯，使這種SOI技術(shù)得到迅速發(fā)展，并在硅CMOS、互補(bǔ)雙極、SiGe BiCMOS等工藝集成技術(shù)中得到廣泛應(yīng)用。

SOI結(jié)構(gòu)可以實(shí)現(xiàn)MOS數(shù)字電路芯片上電路元件之間的全介質(zhì)隔離；SOI加上深槽隔離，也可使雙極或BiCMOS模擬和混合信號(hào)電路芯片上的元件實(shí)現(xiàn)全介質(zhì)隔離。

SOI結(jié)構(gòu)本質(zhì)上是在制造電路的材料層與襯底層之間增加了一層絕緣層，且制造器件的材料層極薄，器件結(jié)構(gòu)的縱向電場(chǎng)小，反型層較厚，表面散射作用降低，器件的遷移率高，跨導(dǎo)大，加上寄生電容主要來自隱埋二氧化硅層電容，遠(yuǎn)小于體硅MOSFET中的電容，也不隨器件按比例縮小而改變，SOI的結(jié)電容和連線電容都很小等等，所以SOI電路，特別是SOI CMOS電路具有極好的速度特性，隨著向納米工藝技術(shù)逼近，這一優(yōu)勢(shì)更加突出；同時(shí)，由于這種結(jié)構(gòu)是全介質(zhì)隔離結(jié)構(gòu)，徹底消除了體硅CMOS電路的閉鎖效應(yīng)和短溝道效應(yīng)，且具有極小的結(jié)面積，因此，具有很強(qiáng)的抗軟誤差、瞬時(shí)輻射和單粒子擾動(dòng)效應(yīng)的能力；這種結(jié)構(gòu)的泄漏電流和結(jié)電容小，因而功耗降低(結(jié)電容功耗約等于CV乘積)，如可使動(dòng)態(tài)功耗改進(jìn)38％，靜態(tài)功耗改進(jìn)46％；可選用高阻硅材料作襯底，以降低與襯底有關(guān)的射頻損耗，提高電阻、電容、電感等無源元件的RF性能，從而提高電路性能，特別是可降低電路噪聲；有源元件與襯底之間達(dá)到有效隔離，切斷了襯底電流的注入通路，有利于降低元件之間的串?dāng)_。特別是SOI CMOS比體硅CMOS工藝可減少30％的工藝步驟，芯片面積也可縮小40％～60％，集成度可提高30％，顯然成本也隨之顯著降低。

由此可見，SOI結(jié)構(gòu)可有效地克服體硅材料的不足，充分發(fā)揮硅集成技術(shù)的潛力，在高性能ULSI、VHSI、高壓、高溫、抗輻射、低壓、低功耗及三維集成等領(lǐng)域均有極其廣泛的應(yīng)用前景。在21世紀(jì)以來，SOI工藝技術(shù)的應(yīng)用更加活躍，一些先進(jìn)的數(shù)字、模擬和混合信號(hào)電路產(chǎn)品都得益于SOI工藝技術(shù)的應(yīng)用。如AMD和Intel公司的64位微處理器均采用了90納米和65納米SOI CMOS工藝技術(shù)，并進(jìn)一步開發(fā)45納米SOI CMOS工藝技術(shù)；Motorola公司的微控制器采用0.13μmSOI CMOS工藝技術(shù)；ADI公司的一些低噪聲放大器、數(shù)據(jù)轉(zhuǎn)換器、RF電路等采用SOI互補(bǔ)雙極工藝；NEC公司采用1.5μmSOI SiGe雙極工藝制造了用于20Gb/s光纖的接收器芯片，其SiGe HBT的fT達(dá)60GHz；日立公司用SOI SiGe雙極工藝制造的多路轉(zhuǎn)換器、乘法器可穩(wěn)定地工作于20Gb/s，其SiGe HBT的fT為76GHz，fmax達(dá)180GHz；

SOI結(jié)構(gòu)材料的制備方法很多，應(yīng)用得較多的主要有硅－硅材料片鍵合法、硅材料的注氧隔離法、智能剝離法、外延生長(zhǎng)法。以硅－硅材料片鍵合法為例，其工藝流程是：將硅片進(jìn)行熱氧化；把經(jīng)氧化后的兩片硅片進(jìn)行親水處理；把有氧化層面的兩片硅片疊放在一起，經(jīng)適當(dāng)?shù)臏囟韧嘶穑构杵I合在一起；利用機(jī)械化學(xué)研磨、拋光方法，將其中制造器件的硅片減薄至1微米或以下，即形成SOI結(jié)構(gòu)的材料片。利用這種結(jié)構(gòu)的材料片，可采用各種硅工藝集成技術(shù)在其上制造各類集成電路。

SOI技術(shù)為以其高耐壓和高抗輻照能力在功率器件及功率集成電路中得到了大量的使用。但SOI技術(shù)主要應(yīng)用在橫向MOS功率器件(LDMOS：Lateral dou—ble diffusion metal oxide semiconductor)上，迄今尚未見其應(yīng)用于IGBT的報(bào)道。

發(fā)明內(nèi)容