[發明專利]多重圖案化參數的測量

有效

• 申請號: 201710997426.2
• 申請日: 2014-12-23
• 公開（公告）號: CN107741207B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: A·V·舒杰葛洛夫;S·克里許南;K·皮特林茨;T·G·奇烏拉;N·沙皮恩;S·I·潘戴夫
• 申請（專利權）人: 科磊股份有限公司
• 主分類號: G01B11/27
• 分類號: G01B11/27;G03F7/20;H01L21/66
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明實施例涉及多重圖案化參數的測量。本發明呈現用于評估多重圖案化工藝的性能的方法和系統。測量經圖案化結構且確定特征化由所述多重圖案化工藝引起的幾何誤差的一或多個參數值。在一些實例中，測量單個圖案化目標和多重圖案化目標，所收集數據擬合到經組合測量模型，且基于所述擬合確定指示由所述多重圖案化工藝引起的幾何誤差的結構參數的值。在一些其它實例中，收集并分析具有不同于零的衍射級的光以確定指示由多重圖案化工藝引起的幾何誤差的結構參數的值。在一些實施例中，收集不同于零的單個衍射級。在一些實例中，設計度量目標以增強以不同于零的級衍射的光。

本申請是申請日為2014年12月23日，申請號為“201480070716.7”，而發明名稱為“多重圖案化參數的測量”的申請的分案申請。

相關申請案的交叉參考

本專利申請案根據35U.S.C.§119主張2013年12月23日申請的標題為“用于測量多重圖案化的參數的方法和設備(Method and Apparatus for Measuring Parameters ofMultiple Patterning)”的第61/920,462號美國臨時專利申請案的優先權，所述申請案的全部內容以引用的方式并入本文。

技術領域

所述實施例涉及度量系統和方法，且更具體地涉及用于特征化由多重圖案化工藝產生的結構尺寸的參數的改進測量的方法和系統。

背景技術

半導體裝置(例如邏輯和存儲器裝置)通常通過應用到樣品的一系列處理步驟來制造。通過這些處理步驟形成半導體裝置的各種特征和多個結構層級。例如，光刻尤其是一種涉及在半導體晶片上產生圖案的半導體制造工藝。半導體制造工藝的額外實例包含，但不限于，化學機械拋光、蝕刻、沉積和離子植入。多個半導體裝置可制造在單個半導體晶片上且接著分離為個別半導體裝置。

對于給定光刻系統，現在通常采用多重圖案化技術來增加印刷到半導體晶片上的特征的分辨率。圖1A到1D描繪通常稱為光刻-蝕刻-光刻-蝕刻(LELE)工藝的雙重圖案化光刻(DPL)技術。圖1A描繪硅基層10、界面層(例如二氧化硅)、裝置層12、硬掩模層13、犧牲層14和由光刻圖案化步驟造成的圖案化抗蝕劑層15。圖1A中描繪的結構接著經歷導致圖1B中說明的結構的曝光和蝕刻步驟。在這個結構中，抗蝕劑層15的圖案已有效地轉印到硬掩模層13。犧牲層14和經圖案化抗蝕劑層15都已被移除。采用多個沉積和光刻步驟來達成圖1C中說明的結構。圖1C說明建立在硬掩模層13的頂部上的另一個犧牲層16和圖案化抗蝕劑層17。圖案化抗蝕劑層17包含具有與第一圖案化抗蝕劑層15相同且也與蝕刻到硬掩模層13中的圖案相同的間距的圖案。然而，圖案化抗蝕劑層17與硬掩模層13的圖案偏移達圖案化抗蝕劑層17的間距的一半。圖1C中描繪的結構接著經歷導致圖1D中說明的結構的曝光和蝕刻步驟。在這個結構中，抗蝕劑層17的圖案已有效地轉印到硬掩模層13。犧牲層16和圖案化抗蝕劑層17都已被移除。圖1D說明蝕刻到硬掩模13中的圖案，所述圖案是由光刻系統的掩模產生的圖案化抗蝕劑層15和17的間距的兩倍。

圖1D還描繪非優化DPL工藝的效應。理想地，雙重圖案化結構的標稱間距應為恒定值P。然而，由于DPL工藝中的缺陷，所得結構的間距可由于光柵非均勻性而依據位置變化。這通常稱為“間距走線(pitch walk)”。偏離標稱間距P的變動被描繪為圖1D中的ΔP。在另一個實例中，每一所得結構的臨界尺寸應為相同標稱值CD。然而，由于DPL工藝中的缺陷，所得結構的臨界尺寸(例如，中間臨界尺寸、底部臨界尺寸等等)可依據位置而變化。偏離臨界尺寸CD的變動被描繪為圖1D中的ΔCD。

間距走線和ΔCD是由DPL工藝中的缺陷(例如兩個光刻層之間的錯位、光刻工藝的聚焦和曝光的非均勻性、掩模圖案誤差等等)引起的示范性幾何誤差。間距走線和ΔCD都引入大于預期的單位晶胞。雖然特別描述間距走線和ΔCD，但是也可預期其它多重圖案化誤差。