[發明專利]存儲陣列數據的鎖存方法及裝置

有效

• 申請號: 201710993393.4
• 申請日: 2017-10-23
• 公開（公告）號: CN109698002B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 張建軍;付永慶;張賽;許夢
• 申請（專利權）人: 北京兆易創新科技股份有限公司;合肥格易集成電路有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/26
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明公開了一種存儲陣列數據的鎖存方法及裝置，包括：靈敏放大器將第一數據信號進行放大處理，生成第二數據信號；寄存器根據選定地址信號和運算使能信號，生成運算數據信號，并將第二數據信號中與選定地址信號對應的數據信號更新為運算數據信號，生成第三數據信號；寄存器鎖存至少部分第三數據信號，生成第四數據信號；寄存器從第四數據信號和第三數據信號中選取與第二地址信號對應的數據信號，生成第五數據信號并將輸出；第一地址信號比第二地址信號的相同地址超前至少一個時鐘周期。本發明實施例的技術方案，通過配置兩個地址信號，解決了現有技術中由于運算完成到輸出數據之間的時間比較短，使得運算后的數據不能正確的被存儲下來的問題。

技術領域

本發明實施例涉及非易失性存儲器技術領域，尤其涉及一種存儲陣列數據的鎖存方法及裝置。

背景技術

在設計存儲陣列時為了保證其存儲數據的安全性，通常會對重要的數據進行運算處理，例如加入一些加密算法，又例如為了保證數據的可靠性會加入糾錯等功能，而加入這些功能往往會損失其它的性能，如在加入這些加密解密或糾錯功能后，需要留有一定的時間來進行相應的加密解密或糾錯運算操作。現有技術中，由于運算完成到輸出數據之間的時間比較短，使得運算后的數據不能正確的被存儲下來，導致讀出數據出錯。

發明內容

有鑒于此，本發明實施例提供了一種存儲陣列數據的鎖存方法及裝置，解決了現有技術中由于運算完成到輸出數據之間的時間比較短，使得運算后的數據不能正確的被存儲下來，導致讀出數據出錯的問題。

第一方面，本發明實施例提供了一種存儲陣列數據的鎖存方法，包括：

靈敏放大器根據第一地址信號獲取與所述第一地址信號對應的第一數據信號，將所述第一數據信號進行放大處理，生成第二數據信號，并將所述第二數據信號發送給寄存器；

所述寄存器的運算單元根據選定地址信號和運算使能信號，對與所述選定地址信號對應的數據進行運算處理，生成運算數據信號，并將所述第二數據信號中與所述選定地址信號對應的數據信號更新為所述運算數據信號，生成第三數據信號；

所述寄存器的第一鎖存單元根據第一鎖存使能信號，鎖存所述選定地址信號中首地址之前的至少部分所述第三數據信號，生成第四數據信號；

所述寄存器的第二鎖存單元根據第二鎖存使能信號和第二地址信號，從所述第四數據信號和所述第三數據信號中選取與所述第二地址信號對應的數據信號，生成第五數據信號，并將所述第五數據信號輸出，其中，在所述第五數據信號中，所述選定地址信號中首地址之前的至少部分數據信號選自所述第四數據信號，所述選定地址信號中首地址及之后的數據信號選自所述第三數據信號；

所述第一地址信號比所述第二地址信號的相同地址超前至少一個時鐘周期。

可選的，所述選定地址信號中首地址之前的至少部分數據信號為所述第一地址信號比所述第二地址信號超前的地址所對應的數據信號。

可選的，所述運算單元將所述第二數據信號中與所述選定地址信號對應的數據信號更新為所述運算數據信號，生成第三數據信號具體包括：

在所述運算使能信號的下降沿時，所述寄存器的運算單元根據選定地址信號和運算使能信號將所述第二數據信號中與所述選定地址信號對應的數據信號更新為所述運算數據信號，生成第三數據信號。

可選的，所述寄存器的第一鎖存單元根據第一鎖存使能信號，鎖存所述選定地址信號中首地址之前的至少部分所述第三數據信號，生成第四數據信號具體包括：

所述第一鎖存使能信號的下降沿時，所述寄存器的第一鎖存單元根據第一鎖存使能信號，鎖存所述選定地址信號中首地址之前的至少部分所述第三數據信號，生成第四數據信號。