[發明專利]封裝結構

在審

• 申請號: 201710992581.5
• 申請日: 2017-10-23
• 公開（公告）號: CN108666280A
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 戴志軒;郭婷婷;黃育智;陳志華;蔡豪益;劉重希;余振華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/07;H01L23/498
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種封裝結構，包含半導體裝置、第一塑模化合物、通孔、第一介電層、第一重分布線，和第二塑模化合物。第一塑模化合物與半導體裝置的側壁接觸。通孔位于第一塑模化合物，并電性連接到半導體裝置。第一介電層在半導體裝置上。第一重分布線在第一介電層中并且電性連接到半導體裝置和通孔。第二塑模化合物與第一介電層的側壁接觸。

技術領域

本揭露是關于封裝結構。

背景技術

半導體工業透過不斷地減少最小特征的尺寸，使得更多元件被整合至特定的區域，以達到持續性地提高各種電子元件(如晶體管、二極管、電阻、電容等)的整合密度的情況。這些較小的電子元件在部分應用中也有較小的封裝。用于半導體的一些較為小型的封裝包括四方封裝(quad flat pack，QFP)、插針網格陣列(pin grid array，PGA)、球柵陣列(ball grid array，BGA)、覆晶封裝(flip chips，FC)、三維集成電路(three dimensionalintegrated circuits，3DIC)、晶圓級封裝(wafer level package，WLP)、銅柱導線直連(bump-on-trace，BOT)、封裝對封裝(package on package，PoP)結構。

發明內容

本揭露實施例提供了一種封裝結構包含半導體裝置、第一塑模化合物、通孔、第一介電層、第一重分布線，和第二塑模化合物。第一塑模化合物與半導體裝置的側壁接觸。通孔位于第一塑模化合物，并電性連接到半導體裝置。第一介電層在半導體裝置上。第一重分布線在第一介電層中并且電性連接到半導體裝置和通孔。第二塑模化合物與第一介電層的側壁接觸。

附圖說明

當與附圖一起閱讀時，可以從以下的詳細描述中更好的理解本揭露的各個面向。值得注意的是，根據工業上的標準做法，各種特征并沒有按照比例進行繪制。事實上，為了清楚地討論，可以任意的增加或減少各種特征尺寸。

圖1為根據本揭露的一些實施例的形成封裝結構的方法的流程圖；

圖2-16為根據本揭露的一些實施例的各個階段的封裝結構的橫截面圖；

圖17為根據本揭露的一些實施例的封裝結構的俯視圖。

具體實施方式

以下揭露提供了用于實行提供主題的不同特征的許多不同的實施例或范例。以下描述的組件和安排的具體范例以簡化本揭露。這些僅僅是范例，而非限制性的。例如，在接下來的描述中，在第二特征之上或設置形成的第一特征可以包括第一和第二特征形成直接接觸的實施例，并且可以包括在第一和第二特征之間形成附加特征的實施例，使得第一和第二特征可以不直接接觸。此外，本揭露可以重復各種在各種范例中的附圖標記和/或文字。該重復是為了使目的簡單且清楚，本身并不討論各種實施例和/或配置之間的關系。

此外，如圖所示，為了便于描述一元件或特征與另一元件或特征之間的關系，在本文中可以使用“在下”、“在……之下”、“較低的”、“在……之上”、“較高的”等空間相對術語。空間相對術語意旨包括除了圖中所指示的定位之外的使用或操作不同裝置的不同取向。該裝置可以以其他方法定向(旋轉90度或其他方向)，并且此處使用的空間相對描述，也可以相應地被解釋。

同時也包含了其他的特征和過程。例如，測試結構可以幫助3D封裝或3DIC設備的驗證測試。測試結構包含例如：允許測試3D封裝或3DIC的重分布層或基板上形成的測試焊墊，使用探針和/或探針卡等。驗證測試可以在中間結構與最終結構上執行，此外，本揭露的結構和方法可以與測試的方法結合使用，當中包含已知優良模具的中間驗證，以提高產量并且降低成本。