[發(fā)明專利]可重新配置的非易失性存儲(chǔ)器結(jié)構(gòu)和系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201710986049.2
• 申請(qǐng)日: 2017-10-20
• 公開（公告）號(hào): CN108231120B
• 公開（公告）日: 2021-01-01
• 發(fā)明（設(shè)計(jì)）人: 駱志炯;金曉明;王澍
• 申請(qǐng)（專利權(quán)）人: 上海博維邏輯半導(dǎo)體技術(shù)有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10
• 代理公司: 北京博雅睿泉專利代理事務(wù)所(特殊普通合伙) 11442
• 代理人: 楊國(guó)權(quán);馬佑平

1.一種可重新配置的現(xiàn)場(chǎng)可編程門陣列(FPGA)，包括：

多個(gè)可編程門陣列電路；

包括多個(gè)配置單元、功能選擇器電路和解碼電路的查找表(LUT)電路，其中，所述多個(gè)配置單元用于存儲(chǔ)多個(gè)真值表；以及

控制邏輯電路，用于向所述功能選擇器電路提供功能地址映射以重新配置查找表。

2.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，所述查找表包括M個(gè)配置單元，每個(gè)配置單元能夠存儲(chǔ)N個(gè)位，使得所述查找表能夠最多存儲(chǔ)M個(gè)真值表，M和N是正整數(shù)。

3.根據(jù)權(quán)利要求2所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，所述查找表在加載時(shí)能夠同時(shí)接收的真值表的個(gè)數(shù)的最大值為M。

4.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，每個(gè)配置單元包括多個(gè)非易失性存儲(chǔ)器(NVM)單元。

5.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，還包括：多個(gè)多位存儲(chǔ)器結(jié)構(gòu)，所述多位存儲(chǔ)器結(jié)構(gòu)用于執(zhí)行加載所述真值表的路徑，使得從可重新配置的現(xiàn)場(chǎng)可編程門陣列的內(nèi)部存儲(chǔ)器中重新加載存儲(chǔ)器控制路徑。

6.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，每個(gè)配置單元用于存儲(chǔ)多內(nèi)容數(shù)據(jù)，所述多內(nèi)容數(shù)據(jù)包括用于多個(gè)可重新配置的現(xiàn)場(chǎng)可編程門陣列功能的一個(gè)或多個(gè)不同的邏輯，或一個(gè)可重新配置的現(xiàn)場(chǎng)可編程門陣列功能的一個(gè)或多個(gè)不同的分支。

7.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，還包括：用于存儲(chǔ)功能地址映射表的內(nèi)部寄存器和非易失性內(nèi)部存儲(chǔ)器。

8.根據(jù)權(quán)利要求7所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，在所述可重新配置的現(xiàn)場(chǎng)可編程門陣列被加電時(shí)，所述功能地址映射表被從所述非易失性內(nèi)部存儲(chǔ)器加載到所述內(nèi)部寄存器，并通過所述內(nèi)部寄存器提供所述功能選擇器電路。

9.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，還包括單元控制器電路，其中所述功能選擇器電路用于在所述配置單元中選擇相應(yīng)的非易失性存儲(chǔ)器單元，所述單元控制器電路用于控制在所選擇的所述非易失性存儲(chǔ)器單元上的讀寫操作。

10.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，還包括：多個(gè)可重新配置的連接模塊和切換模塊。

11.根據(jù)權(quán)利要求10所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，所述多個(gè)可重新配置的連接模塊和切換模塊是可編程互連點(diǎn)，并且包括交叉點(diǎn)結(jié)構(gòu)、復(fù)合結(jié)構(gòu)或斷點(diǎn)結(jié)構(gòu)。

12.根據(jù)權(quán)利要求1所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，

所述可重新配置的現(xiàn)場(chǎng)可編程門陣列為完全可重新配置的，并且所述查找表和所述控制邏輯電路用于使編程功能切換到一個(gè)或多個(gè)新的功能；或者

所述可重新配置的現(xiàn)場(chǎng)可編程門陣列為部分可重新配置的，并且所述查找表和所述控制邏輯電路用于使編程功能切換到一個(gè)或多個(gè)新的功能，同時(shí)不修改另一個(gè)編程功能。

13.一種可重新配置的現(xiàn)場(chǎng)可編程門陣列(FPGA)，包括：

多個(gè)可編程門陣列電路；

包括多個(gè)配置單元、路由選擇器電路和解碼電路的路由電路，其中，所述多個(gè)配置單元用于存儲(chǔ)多個(gè)真值表；以及

控制邏輯電路，用于為所述路由選擇器電路提供路由地址映射，以連接布線和信號(hào)走線。

14.根據(jù)權(quán)利要求13所述的可重新配置的現(xiàn)場(chǎng)可編程門陣列，其中，所述路由電路包括M個(gè)配置單元，每個(gè)配置單元能夠存儲(chǔ)N個(gè)位，使得所述路由電路能夠最多存儲(chǔ)M個(gè)真值表，M和N是正整數(shù)。