[發明專利]卷積神經網絡運算電路

在審

• 申請號: 201710983547.1
• 申請日: 2017-10-19
• 公開（公告）號: CN107704923A
• 公開（公告）日: 2018-02-16
• 發明（設計）人: 陳恒;易冬柏;方勵
• 申請（專利權）人: 珠海格力電器股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04
• 代理公司: 北京康信知識產權代理有限責任公司11240
• 代理人: 趙囡囡

1.一種卷積神經網絡運算電路，其特征在于，包括：

外部存儲器，用于存儲待處理圖像；

直接存取單元，與所述外部存儲器連接，用于讀取所述待處理圖像，并將讀取到的數據傳輸至控制單元；

控制單元，與所述直接存取單元連接，用于將所述數據存儲至內部存儲器；

內部存儲器，與所述控制單元連接，用于緩存所述數據；

運算單元，與所述內部存儲器連接，用于從所述內部存儲器讀取所述數據并進行卷積池化運算。

2.根據權利要求1所述的電路，其特征在于，所述運算單元的數量至少為兩個。

3.根據權利要求2所述的電路，其特征在于，在各個運算單元之間采用級聯結構連接的情況下，第n層的數據經過第n個運算單元的卷積池化運算后緩存到所述內部存儲器中，由第n+1個運算單元將運算后的數據取出并進行第n+1層的卷積池化運算，其中，n為正整數。

4.根據權利要求2所述的電路，其特征在于，在各個運算單元之間采用并聯結構連接的情況下，各個運算單元分別處理所述待處理圖像的部分圖像，各個運算單元采用相同的卷積核進行并行卷積池化運算。

5.根據權利要求2所述的電路，其特征在于，在各個運算單元之間采用并聯結構連接的情況下，各個運算單元分別對所述待處理圖像進行不同的特征提取，各個運算單元采用不同的卷積核進行并行卷積池化運算。

6.根據權利要求2所述的電路，其特征在于，在所述運算單元的數量為兩個的情況下，兩個運算單元分別提取所述待處理圖像的輪廓信息和細節信息。

7.根據權利要求1至6中任一項所述的電路，其特征在于，所述運算單元包括卷積運算單元、池化運算單元、緩沖單元及緩沖控制單元。

8.根據權利要求7所述的電路，其特征在于，

所述卷積運算單元，用于對所述數據進行卷積運算，并將得到的卷積結果傳輸至所述池化運算單元；

所述池化運算單元，與所述卷積運算單元連接，用于對所述卷積結果進行池化運算，并將得到的池化結果存儲至所述緩沖單元；

所述緩沖控制單元，用于將所述池化結果通過所述緩沖單元存儲至所述內部存儲器或通過所述直接存取單元存儲至所述外部存儲器。

9.根據權利要求1所述的電路，其特征在于，所述外部存儲器包括以下至少之一：雙倍速率同步動態隨機存儲器、同步動態隨機存儲器。

10.根據權利要求1所述的電路，其特征在于，所述內部存儲器包括靜態存儲器陣列，所述靜態存儲器陣列包括多個靜態存儲器，每個靜態存儲器用于存儲不同的數據。