[發明專利]含有可編程計算芯片的可編程門陣列封裝

在審

• 申請號: 201710980817.3
• 申請日: 2017-10-20
• 公開（公告）號: CN109698691A
• 公開（公告）日: 2019-04-30
• 發明（設計）人: 張國飆
• 申請（專利權）人: 杭州海存信息技術有限公司
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種可編程門陣列封裝(400)，其特征在于含有：

一含有多個可編程計算單元(100, 100AA-100AD)的可編程計算芯片(100W)，該可編程計算單元(100)含有至少一可寫存儲陣列(110)，該可寫存儲陣列(110)存儲一基本函數的至少部分查找表（LUT）；

一含有多個可編程邏輯單元(200, 200AA-200AD)的可編程邏輯芯片(200W)，該可編程邏輯單元(200)從一邏輯運算庫中選擇性地實現一種邏輯運算；

多個將該可編程計算單元(100AA-100AD)和該可編程邏輯單元(200AA-200AD)選擇性耦合的可編程連接(300)；

通過對該可編程計算單元(100AA-100AD)、該可編程邏輯單元(200AA-200AD)和該可編程連接(300)進行編程以實現一復雜函數，該復雜函數是所述基本函數的一種組合；

所述可編程計算芯片(100W)和所述可編程邏輯芯片(200W)通過芯片間連接(160)電耦合。

2.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：至少部分所述可編程連接(300)位于所述可編程計算芯片(100W)中。

3.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：至少部分所述可編程連接(300)位于所述可編程邏輯芯片(200W)中。

4.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：該可編程計算芯片(100W)和該可編程邏輯芯片(200W)相互垂直堆疊。

5.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：該可寫存儲陣列(110)為RAM或ROM。

6.根據權利要求5所述的可編程門陣列封裝(400)，其特征還在于：所述ROM為一次編程存儲器(OTP)或多次編程存儲器(MTP)。

7.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：該芯片間連接(160)為微焊點（micro-bump）或穿透硅片通道（TSV）。

8.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：其使用過程包括一設置階段(610)，在該階段根據用戶需要將一函數的LUT加載到可寫存儲陣列(110)中。

9.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于：其使用過程包括一使用階段(630)，在該階段查找該LUT來獲得該函數的值。

10.根據權利要求1所述的可編程門陣列封裝(400)，其特征還在于含有：至少兩個可編程計算芯片(100W、100W`)，所述可編程計算芯片(100W、100W`)和所述可編程邏輯芯片(200W)通過芯片間連接(160)電耦合。