[發明專利]內嵌SDRAM存儲器的FPGA、布局方法、設備及電路板

在審

• 申請號: 201710980415.3
• 申請日: 2017-10-19
• 公開（公告）號: CN107807890A
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 任程程;杜金鳳
• 申請（專利權）人: 廣東高云半導體科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F1/32
• 代理公司: 深圳眾鼎專利商標代理事務所(普通合伙)44325
• 代理人: 譚果林

1.一種內嵌SDRAM存儲器的FPGA的布局方法，其特征在于，所述FPGA包括SDRAM控制器和SDRAM存儲器，所述布局方法包括：

根據所述SDRAM存儲器的端口參數確定所述SDRAM控制器的端口參數，使所述SDRAM存儲器的端口與所述SDRAM控制器的端口形成一一對應關系；

根據所述SDRAM存儲器的端口參數確定所述FPGA的輸入輸出單元的端口參數，使所述輸入輸出單元的端口分別與所述SDRAM控制器和所述SDRAM存儲器的端口形成一一對應關系；

將通信指令燒錄至所述FPGA中，建立所述輸入輸出單元端口與所述SDRAM控制器端口以及所述SDRAM存儲器端口之間的通信連接關系；

根據所述輸入輸出單元端口與所述SDRAM控制器端口之間的通信連接關系將所述SDRAM控制器的端口布局在所述輸入輸出單元的端口上。

2.如權利要求1所述的布局方法，其特征在于，所述布局方法還包括：根據所述SDRAM控制器與所述輸入輸出單元端口參數之間的對應關系以及用戶輸入的頂層設計邏輯指令，將與所述輸入輸出單元端口相連的寄存器布局在所述輸入輸出單元端口。

3.如權利要求1所述的布局方法，其特征在于，所述布局方法還包括：根據用戶輸入的頂層設計邏輯指令從工程文件中調用所述SDRAM控制器的端口參數，使所述SDRAM控制器端口與頂層設計模塊的端口一一對應。

4.如權利要求1所述的布局方法，其特征在于，所述布局方法還包括：根據所述SDRAM存儲器的工作電壓設置所述FPGA輸入輸出單元端口的引腳電壓。

5.如權利要求1所述的布局方法，其特征在于，所述布局方法還包括：根據所述FPGA的時鐘脈沖信號控制所述SDRAM控制器和所述SDRAM存儲器。

6.一種內嵌SDRAM存儲器的FPGA，其特征在于，所述FPGA包括SDRAM控制器和SDRAM存儲器，所述FPGA還包括：

端口參數設置模塊，用于根據所述SDRAM存儲器的端口參數確定所述SDRAM控制器的端口參數，使所述SDRAM存儲器的端口與所述SDRAM控制器的端口形成一一對應關系，以及用于根據所述SDRAM存儲器的端口參數確定所述FPGA的輸入輸出單元的端口參數，使所述輸入輸出單元的端口分別與所述SDRAM控制器和所述SDRAM存儲器的端口形成一一對應關系；

通信連接設置模塊，用于根據將燒錄至所述FPGA中的通信指令，建立所述輸入輸出單元端口與所述SDRAM控制器端口以及所述SDRAM存儲器端口之間的通信連接關系；

端口布局模塊，用于根據所述輸入輸出單元端口與所述SDRAM控制器端口之間的通信連接關系將SDRAM控制器的端口布局在所述輸入輸出單元的端口上。

7.如權利要求6所述的FPGA，其特征在于，所述FPGA包括：

寄存器模塊，根據所述SDRAM控制器與所述輸入輸出單元端口參數之間的對應關系以及用戶輸入的頂層設計邏輯指令，將與所述輸入輸出單元端口相連的寄存器布局在所述輸入輸出單元端口。

8.如權利要求6所述的FPGA，其特征在于，所述FPGA還包括：

頂層設計模塊，用于根據用戶輸入的頂層設計邏輯指令從工程文件中調用所述SDRAM控制器的端口參數，使所述SDRAM控制器端口與頂層設計模塊的端口一一對應。

電源模塊，用于根據所述SDRAM存儲器的工作電壓設置所述FPGA輸入輸出單元端口的引腳電壓。

時鐘脈沖模塊，根據所述FPGA的時鐘脈沖信號控制所述SDRAM控制器和所述SDRAM存儲器。

9.一種終端設備，包括存儲器、處理器以及存儲在所述存儲器中并可在所述處理器上運行的計算機程序，其特征在于，所述處理器執行所述計算機程序時實現如權利要求1至5任一項所述方法的步驟。

10.一種印刷電路板，其特征在于，所述印刷電路板包括如權利要求6-8中任意一項所述的內嵌SDRAM存儲器的FPGA。