[發明專利]利用場與特征對比的TSV浴評估

有效

• 申請號: 201710979575.6
• 申請日: 2014-06-16
• 公開（公告）號: CN107858742B
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 里·布羅根;史蒂文·T·邁耶;馬修·托魯;約瑟夫·理查森;大衛·W·波特;傅海英
• 申請（專利權）人: 朗姆研究公司
• 主分類號: C25D21/14
• 分類號: C25D21/14;C25D21/12;G01N27/26;G01N27/413;G01N27/416;H05K3/24;B41C1/18
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;邱曉敏

本發明涉及利用場與特征對比的TSV浴評估，本文中的實施方式涉及用于確定特定的測試浴是否能夠成功地填充襯底上的特征的方法和裝置。在各種情況下，所述襯底是半導體襯底，特征是硅通孔。通常使用兩個實驗：第一實驗模擬填充工藝中存在于襯底的場區中的條件，以及第二實驗模擬填充工藝中存在于襯底上的特征的條件。來自這些實驗的輸出可以與各種技術使用以預測特定浴是否導致充分填充的特征。

本申請是申請號為201410268283.8、申請日為2014年6月16日、發明名稱為“利用場與特征對比的TSV浴評估”的發明專利申請的分案申請。

技術領域

本發明總體涉及集成電路。在一個方案中，本發明涉及用于確定特定的測試浴是否能夠成功地填充襯底上的特征的方法和裝置。

背景技術

鑲嵌處理是在集成電路形成金屬線的方法。因為它比其他方法需要更少的處理步驟，并提供了高收益，所以它經常被使用。通過經由內部布線提供垂直對準的電子器件的互連，貫穿硅通孔(TSV)有時會在與鑲嵌處理一起使用，以創建三維(3D)封裝和3D集成電路。這樣的3D封裝和3D集成電路可顯著降低多芯片電子電路的復雜性和整體尺寸。在鑲嵌處理過程中或在TSV中形成的集成電路的表面上的導電路徑通常用銅填充。

TSV是完全通過硅晶片或管芯的垂直的電氣連接。典型的TSV工藝包括形成TSV孔和沉積共形的擴散阻擋層和導電籽晶層，接著用金屬填充TSV孔。銅通常用作在TSV填充中的導電金屬，因為它支持復雜的集成(例如用于3D封裝和3D集成電路)經歷的高電流密度。銅還支持高的設備速度。此外，銅具有良好的導熱性，并且可以以高純度的狀態獲得。

TSV孔通常具有高深寬比，這使得銅無空洞沉積到這樣的結構成為艱巨的任務。銅的化學氣相沉積(CVD)需要復雜且昂貴的前體，而物理氣相沉積(PVD)通常會導致空洞和有限的臺階覆蓋。電鍍是將銅沉積到TSV結構的一種較為普遍的方法；然而，因為TSV的大尺寸和深寬比，電鍍也提出了一連串挑戰。

在典型的TSV電填充工藝中，襯底帶負電偏置并與電鍍液接觸，該電鍍液通常包括作為離子源的硫酸銅或甲烷磺酸銅，和用于控制導電性的硫酸或甲磺酸，以及被稱為抑制劑、促進劑和均勻劑的各種功能類的氯離子和有機添加劑。由于組分摻入電鍍襯底，隨著時間的推移退化等，所以這些電鍍浴的組分的濃度經過處理過程通常發生改變。因此，為了達到持續令人滿意的填充的效果，有必要隨著時間的推移監控該浴的組分。在這種方式中，當電鍍液添加劑的濃度被發現是太低了時，例如，可以采取適當的步驟，以增加在該浴中添加劑的濃度。

用于監控電鍍浴廣泛使用的常規方法通常利用掃描伏安庫侖法、電化學滴定、光譜方法(例如，可見光、紅外線和紫外線分析溶液)，和各種形式的高效液相色譜法(HPLC)，以獨立地試圖評估各種接近目標操作濃度的濃度的已知的浴組分(如，金屬、酸、和各種添加劑)的濃度。例如，在伏安電量分析法中，鉑旋轉盤狀電極(RDE)被用作工作電極。信號是通過積分循環伏安(Cyclic voltammogram)的陽極溶出波傳遞過程中通過的電荷產生的。通常情況下，進行一系列類似的實驗，其中改變在溶液中的目標物質濃度。該溶液通常對其它(非目標)浴物質的濃度基本上不敏感。