[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710976791.5
• 申請日: 2017-10-19
• 公開（公告）號: CN109686779B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體結構及其形成方法，其中方法包括：提供基底，所述基底上具有鰭部；在基底上形成隔離結構，所述隔離結構內具有第一開口，所述第一開口暴露出鰭部的部分側壁；在所述第一開口內形成保護層，所述保護層覆蓋鰭部的側壁；去除部分鰭部，在所述保護層之間形成源漏開口。所述方法形成的半導體器件的性能較好。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

MOS(金屬-氧化物-半導體)晶體管是一種重要的半導體器件，MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構；位于柵極結構兩側半導體襯底內的源漏摻雜區。

隨著半導體特征尺寸的進一步減小，相鄰柵極結構之間的距離不斷減小，使得用于形成源漏摻雜區的空間越來越小，使得相鄰的源漏摻雜區易發生合并(Merge)。相鄰的所述源漏摻雜區接觸，不利于半導體器件的性能。

因此，期望一種新的制造方法，使得相鄰的源漏摻雜區不接觸。

發明內容

本發明解決的技術問題是提供一種半導體結構及其形成方法，使得相鄰的源漏摻雜區不接觸。

為解決上述技術問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，所述基底上具有鰭部；在所述基底上形成隔離結構，所述隔離結構內具有第一開口，所述第一開口暴露出鰭部的部分側壁；在所述第一開口內形成保護層，所述保護層覆蓋鰭部的側壁；去除部分鰭部，在所述保護層之間形成源漏開口。

可選的，所述第一開口沿垂直于鰭部側壁方向上的尺寸為：2納米～8納米。

可選的，所述第一開口的深度為：3納米～10納米。

可選的，所述隔離結構包括：隔離層和位于隔離層上的第一犧牲層，所述第一犧牲層與鰭部之間具有所述第一開口；所述隔離結構和第一開口的形成步驟包括：在所述基底上形成隔離層；在所述隔離層、以及鰭部的側壁和頂部表面形成第一犧牲膜；在所述隔離層和鰭部頂部的第一犧牲膜表面形成第二犧牲層；以所述第二犧牲層為掩膜，刻蝕鰭部側壁的第一犧牲膜，在隔離層和鰭部頂部形成所述第一犧牲層，所述第一犧牲層和鰭部之間具有第一開口。

可選的，所述第一犧牲膜的材料包括：SiO₂、SiON、SiBN、SiBCN或者SiBON；第二犧牲層的材料包括氮化硅。

可選的，所述第一犧牲膜的厚度為：2納米～8納米。

可選的，形成所述第一開口之后，形成保護層之前，所述形成方法還包括：去除第二犧牲層；去除第二犧牲層之后，去除第一開口側壁的第一犧牲層、以及第一開口底部的部分隔離層，形成所述第二開口。

可選的，所述第二開口沿垂直于鰭部側壁方向上的最大尺寸為：3納米～10納米。

可選的，所述第二開口的深度為：3納米～10納米。

可選的，所述隔離結構為單層結構；所述隔離結構和第一開口的形成步驟包括：在所述基底上形成隔離結構膜，所述隔離結構膜上具有第一掩膜層，所述第一掩膜層內具有掩膜開口，所述掩膜開口暴露出鰭部的側壁；以所述掩膜層為掩膜，刻蝕所述隔離結構膜，形成隔離結構，所述隔離結構內具有所述第一開口。

可選的，所述保護層的厚度為：3納米～8納米。

可選的，形成所述隔離結構之后，形成第一開口之前，所述形成方法還包括：在所述基底上形成柵極結構，所述柵極結構兩側的鰭部內具有所述源漏摻雜區。

可選的，形成所述源漏開口之后，所述形成方法還包括：在所述源漏開口內形成外延層，所述外延層覆蓋保護層的側壁；在所述外延層內摻入摻雜離子，形成源漏摻雜區。