[發明專利]內存系統及感測裝置

有效

• 申請號: 201710972339.1
• 申請日: 2017-10-18
• 公開（公告）號: CN108962332B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 吳柏慶
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: G11C29/18
• 分類號: G11C29/18;G11C29/56
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種內存系統，其特征在于，包括：

第一內存組，包括N條第一位線，N為大于1的正整數；

第一路徑選擇器，包括：

N個輸入端，耦接于所述N條第一位線；

第一輸出端；及

第二輸出端；

第二內存組，包括N條第二位線；

第二路徑選擇器，包括：

N個輸入端，耦接于所述N條第二位線；

第一輸出端；及

第二輸出端；及

感測裝置，包括：

第一內存組選擇器，具有耦接于所述第一路徑選擇器的所述第一輸出端的第一輸入端，耦接于所述第二路徑選擇器的所述第一輸出端的第二輸出端，及輸出端；

第二內存組選擇器，具有耦接于所述第一路徑選擇器的所述第二輸出端的第一輸入端，耦接于所述第二路徑選擇器的所述第二輸出端的第二輸出端，及輸出端；及

差動感測放大器，具有耦接于所述第一內存組選擇器的所述輸出端的第一輸入端，耦接于所述第二內存組選擇器的所述輸出端的第二輸入端；

其中在選定的第一位線的檢測操作或邊界讀取操作期間：

所述第一內存組選擇器及所述第一路徑選擇器建立所述差動感測放大器的所述第一輸入端及所述選定的第一位線之間的電性連接；及

所述第二內存組選擇器及所述第二路徑選擇器建立所述差動感測放大器的所述第二輸入端及所述N條第二位線中的第二位線之間的電性連接。

2.如權利要求1所述的內存系統，其特征在于：

所述第一內存組另包括MxN個第一內存單元，且所述N條第一位線中每一條第一位線是耦接于所述MxN個第一內存單元中的M個第一內存單元，其中M為正整數；及

所述第二內存組另包括MxN個第二內存單元，且所述N條第二位線中每一條第二位線是耦接于所述MxN個第二內存單元中的M個第二內存單元。

3.如權利要求2所述的內存系統，其特征在于：

所述MxN個第一內存單元包括第一組第一內存單元及第二組第一內存單元，且所述第一組第一內存單元中所儲存的數據與所述第二組第一內存單元中所儲存的數據為互補；及

所述MxN個第二內存單元包括第一組第二內存單元及第二組第二內存單元，且所述第一組第二內存單元中所儲存的數據與所述第二組第二內存單元中所儲存的數據為互補。

4.如權利要求3所述的內存系統，其特征在于在所述第一組第一內存單元中選定的第一內存單元的讀取操作期間：

所述第一路徑選擇器于所述第一路徑選擇器的所述N個輸入端中耦接于所述選定的第一內存單元的輸入端及所述第一路徑選擇器的所述第一輸出端之間建立第一電性連接，并于所述第一路徑選擇器的所述N個輸入端中耦接于所述第二組第一內存單元中與所述選定的第一內存單元互補的第一內存單元的輸入端及所述第一路徑選擇器的所述第二輸出端之間建立第二電性連接；

所述第一內存組選擇器于所述第一內存組選擇器的所述第一輸入端及所述第一內存組選擇器的所述輸出端之間建立電性連接；及

所述第二內存組選擇器于所述第二內存組選擇器的所述第一輸入端及所述第二內存組選擇器的所述輸出端之間建立電性連接。

5.如權利要求4所述的內存系統，其特征在于所述選定的第一內存單元及與所述選定的第一內存單元互補的所述第一內存單元是耦接于相同的字符線。

6.如權利要求5所述的內存系統，其特征在于：

所述差動感測放大器是在所述第一路徑選擇器建立所述第一電性連接及所述第二電性連接之后進行預充電；及

所述字符線是在所述差動感測放大器進行預充電之后導通所述選定的第一內存單元及與所述選定的第一內存單元互補的所述第一內存單元。

7.如權利要求2所述的內存系統，其特征在于所述感測裝置另包括：

參考電流源，用以產生感測電流；

第一感測選擇器，耦接于所述參考電流源及所述差動感測放大器的所述第一輸入端；及

第二感測選擇器，耦接于所述參考電流源及所述差動感測放大器的所述第二輸入端。