[發明專利]用于混洗浮點或整數值的裝置和方法

有效

• 申請號: 201710970975.0
• 申請日: 2011-12-23
• 公開（公告）號: CN107741861B
• 公開（公告）日: 2022-03-15
• 發明（設計）人: R·凡倫天;E·烏爾德-阿邁德-瓦爾;J·考博爾;T·尤里爾;B·L·托爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/308
• 分類號: G06F9/308;G06F9/315;G06F9/30
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張欣

本申請描述用于混洗浮點或整數值的裝置和方法，尤其描述了用于將來自源寄存器的數據元素混洗到目的地寄存器的裝置和方法。例如，根據一個實施例的方法包括以下操作：讀取存儲在掩碼數據結構中的每個掩碼位，所述掩碼數據結構包括和目的地寄存器的數據元素相關聯的掩碼位，其值可用于確定應在存儲于第一源寄存器和第二源寄存器中的數據元素上執行掩碼操作還是混洗操作；對于目的地寄存器的每個數據元素，如果和該數據元素關聯的掩碼位指示應執行混洗操作，則將來自第一源寄存器和第二源寄存器的數據元素混洗至目的地寄存器中的指定數據元素；且如果掩碼位指示應執行掩碼操作，則執行針對所述目的地寄存器的數據元素的指定掩碼操作。

本申請是國際申請號為PCT/US2011/067087，國際申請日為2011/12/23，進入國家階段的申請號為201180075873.3，題為“用于混洗浮點或整數值的裝置和方法”的發明專利申請的分案申請。

發明領域

本發明的實施例一般涉及計算機系統的領域。更具體地，本發明的實施例涉及用于在計算機處理器內混洗浮點或整數值的裝置和方法。

背景技術

通用背景

指令集，或指令集架構(ISA)是涉及編程的計算機架構的一部分，并可以包括原生數據類型、指令、寄存器架構、尋址模式、存儲器架構、中斷和異常處理以及外部輸入和輸出(I/O)。在本文中術語指令一般指宏指令——即被提供給處理器(或指令轉換器，該指令轉換器(例如使用靜態二進制翻譯、包括動態編譯的動態二進制翻譯)翻譯、變形、仿真、或以其他方式將指令轉換成要由處理器處理的一個或多個指令))以用于執行的指令——而不是微指令或微操作(micro-op)——它們是處理器的解碼器解碼宏指令的結果。

ISA與微架構不同，微架構是實現指令集的處理器的內部設計。帶有不同的微架構的處理器可以共享共同的指令集。例如，奔騰四(Pentium 4)處理器、酷睿(Core^TM)處理器、以及來自加利福尼亞州桑尼威爾(Sunnyvale)的超微半導體有限公司(Advanced Micro Devices,Inc.)的諸多處理器實現幾乎相同版本的x86指令集(在較新的版本中加入了一些擴展)，但具有不同的內部設計。例如，ISA的相同寄存器架構在不同的微架構中使用已知的技術以不同方法來實現，包括專用物理寄存器、使用寄存器重命名機制(例如，使用寄存器假名表(RAT)、重排序緩沖器(ROB)、以及引退寄存器組；使用多個寄存器映射和寄存器池)的一個或多個動態分配物理寄存器，等等。除非另行指出，術語寄存器架構、寄存器組和寄存器在本文中用于指代對軟件/編程者可見的寄存器以及指令指定寄存器的方式。在需要特殊性的情況下，形容詞邏輯、架構、或軟件可見的將用于表示寄存器架構中的寄存器/寄存器組，而不同的形容詞將用于指定給定微架構中的寄存器(例如，物理寄存器、重新排序緩沖器、引退寄存器、寄存器池)。

指令集包括一個或多個指令格式。給定指令格式定義各種字段(位的數量、位的位置)以指定要執行的操作(操作碼)以及對其要執行該操作的操作數等。通過指令模板(或子格式)的定義來進一步分解一些指令格式。例如，給定指令格式的指令模板可被定義為具有指令格式的字段(所包括的字段通常按照相同的順序，但是至少一些字段具有不同的位位置，因為包括更少的字段)的不同子集，和/或被定義為具有不同解釋的給定字段。由此，ISA的每一指令使用給定指令格式(并且如果定義，則在該指令格式的指令模板的給定一個中)來表達，并且包括用于指定操作和操作數的字段。例如，示例性ADD指令具有專用操作碼以及包括用于指定該操作碼的操作碼字段和用于選擇操作數的操作數字段(源1/目的地以及源2)的指令格式，并且該ADD指令在指令流中的出現將具有選擇專用操作數的操作數字段中的專用內容。