[發(fā)明專(zhuān)利]FET和形成FET的方法有效
| 申請(qǐng)?zhí)枺?/td> | 201710963927.9 | 申請(qǐng)日: | 2017-10-17 |
| 公開(kāi)(公告)號(hào): | CN108122775B | 公開(kāi)(公告)日: | 2020-12-11 |
| 發(fā)明(設(shè)計(jì))人: | 林資敬;郭建億;江威德;呂惟皓;舒麗麗;李啟弘 | 申請(qǐng)(專(zhuān)利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類(lèi)號(hào): | H01L21/336 | 分類(lèi)號(hào): | H01L21/336;H01L29/78 |
| 代理公司: | 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國(guó)臺(tái)*** | 國(guó)省代碼: | 臺(tái)灣;71 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | fet 形成 方法 | ||
1.一種形成晶體管的方法,包括:
形成襯底的凸起部分;
在所述襯底的凸起部分上形成鰭;
圍繞所述鰭形成隔離區(qū)域,所述隔離區(qū)域的第一部分位于鄰近的所述鰭之間的所述襯底的凸起部分的頂面上;
在所述鰭上方形成柵極結(jié)構(gòu);以及
在所述柵極結(jié)構(gòu)的相對(duì)側(cè)上形成源極/漏極區(qū)域,其中,形成所述源極/漏極區(qū)域包括:
在鄰近所述柵極結(jié)構(gòu)的所述鰭上外延生長(zhǎng)第一外延層;
回蝕刻所述第一外延層;
在蝕刻的第一外延層上外延生長(zhǎng)第二外延層;和
回蝕刻所述第二外延層,蝕刻的第二外延層填充所述鰭的頂部附近的鰭內(nèi)區(qū)并且具有非小平面式頂面和小平面式表面的側(cè)面,所述側(cè)面的每個(gè)均具有非垂直和非平行于所述襯底的主表面的兩個(gè)小平面和垂直于所述襯底的主表面的另一小平面,所述蝕刻的第一外延層和所述蝕刻的第二外延層形成所述源極/漏極區(qū)域。
2.根據(jù)權(quán)利要求1所述的方法,還包括:將至少一個(gè)所述源極/漏極區(qū)域與所述隔離區(qū)域的第一部分分隔開(kāi)的氣隙。
3.根據(jù)權(quán)利要求2所述的方法,還包括:在所述柵極結(jié)構(gòu)的側(cè)壁上形成柵極密封間隔件,所述柵極密封間隔件的第一部分位于所述隔離區(qū)域的第一部分和所述氣隙之間。
4.根據(jù)權(quán)利要求1所述的方法,其中,形成所述源極/漏極區(qū)域還包括:
使所述柵極結(jié)構(gòu)的外部的所述鰭凹進(jìn)至具有位于所述隔離區(qū)域的頂面之下的頂面;以及
從所述柵極結(jié)構(gòu)的相對(duì)側(cè)上的凹進(jìn)的鰭外延生長(zhǎng)所述第一外延層。
5.根據(jù)權(quán)利要求1所述的方法,其中,所述第一外延層和所述第二外延層均包括硅磷(SiP)。
6.根據(jù)權(quán)利要求1所述的方法,其中,在具有第一溫度和第一壓力的環(huán)境中實(shí)施回蝕刻所述第一外延層和回蝕刻所述第二外延層,所述第一溫度在從650℃至800℃的范圍內(nèi)并且所述第一壓力在從1托至50托的范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的方法,其中,回蝕刻所述第一外延層和回蝕刻所述第二外延層包括用鹽酸蝕刻所述第一外延層和所述第二外延層。
8.根據(jù)權(quán)利要求1所述的方法,其中,在鄰近所述柵極結(jié)構(gòu)的所述鰭上外延生長(zhǎng)所述第一外延層之后并且在回蝕刻所述第一外延層之前,所述第一外延層的頂面具有第一小平面,其中,回蝕刻所述第一外延層去除所述第一小平面使得蝕刻的所述第一外延層具有第一非小平面式頂面,在蝕刻的第一外延層上外延生長(zhǎng)的所述第二外延層至少覆蓋所述第一外延層的所述非小平面式頂面。
9.根據(jù)權(quán)利要求8所述的方法,其中,所述第一小平面具有(111)晶向。
10.根據(jù)權(quán)利要求1所述的方法,其中,在回蝕刻所述第一外延層之后,所述蝕刻的第一外延層的頂面低于鰭區(qū)中以及鄰近的所述鰭之間的區(qū)中的所述鰭的頂面。
11.根據(jù)權(quán)利要求10所述的方法,其中,在回蝕刻所述第二外延層之后,所述蝕刻的第二外延層的所述非小平面式頂面高于所述鰭區(qū)中以及鄰近的所述鰭之間的所述區(qū)中的所述鰭的頂面。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710963927.9/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
H01L 半導(dǎo)體器件;其他類(lèi)目中不包括的電固體器件
H01L21-00 專(zhuān)門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專(zhuān)門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專(zhuān)門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專(zhuān)門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 串聯(lián)/分路開(kāi)關(guān)及操作方法
- 包括具有隔離溝道的增強(qiáng)型和耗盡型FET的雙極性/雙FET結(jié)構(gòu)
- 具有互補(bǔ)鐘控開(kāi)關(guān)本體NMOS-PMOS偽元件的開(kāi)關(guān)本體NMOS-PMOS開(kāi)關(guān)
- 使用大規(guī)模 FET 陣列測(cè)量分析物的方法和裝置
- 電子控制裝置以及搭載了該電子控制裝置的電動(dòng)助力轉(zhuǎn)向裝置
- 電流再利用型場(chǎng)效應(yīng)晶體管放大器
- 差動(dòng)放大電路
- 高電壓輸出放大器
- 一種基于GaAs HEMT工藝的施密特觸發(fā)器
- 高效率、寬度電可調(diào)的場(chǎng)效應(yīng)晶體管及其實(shí)現(xiàn)方法
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線(xiàn)程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





