[發(fā)明專利]堆疊式半導(dǎo)體封裝件

有效

• 申請(qǐng)?zhí)枺?/td>: 201710963144.0
• 申請(qǐng)日: 2017-10-17
• 公開（公告）號(hào): CN108074919B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計(jì)）人: 李俊鎬
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): H10B80/00
• 分類號(hào): H10B80/00;H01L23/488
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 劉燦強(qiáng);董婷

1.一種堆疊式半導(dǎo)體封裝件，所述堆疊式半導(dǎo)體封裝件包括：

基體基底層；

子半導(dǎo)體封裝件，設(shè)置在所述基體基底層的頂表面上，所述子半導(dǎo)體封裝件包括：

多個(gè)子半導(dǎo)體芯片，彼此水平地分隔開，

子模層，填充所述多個(gè)子半導(dǎo)體芯片之間的空間，以圍繞所述多個(gè)子半導(dǎo)體芯片的側(cè)表面，以及

再分配結(jié)構(gòu)，設(shè)置在所述多個(gè)子半導(dǎo)體芯片的有源表面上以及所述子模層上，所述再分配結(jié)構(gòu)包括電連接到所述基體基底層的再分配焊盤以及被構(gòu)造為將所述多個(gè)子半導(dǎo)體芯片中的至少一些與所述再分配焊盤連接的再分配導(dǎo)電層；以及

多個(gè)主半導(dǎo)體芯片，沿豎直方向以階梯形式順序地堆疊在所述子半導(dǎo)體封裝件上并且具有布線連接焊盤，

其中，在所述豎直方向上，由所述子半導(dǎo)體封裝件和所述多個(gè)主半導(dǎo)體芯片中的最下面的主半導(dǎo)體芯片形成的第一階梯結(jié)構(gòu)的階梯上升所橫移的第一方向，不同于由所述多個(gè)主半導(dǎo)體芯片形成的第二階梯結(jié)構(gòu)的階梯上升所橫移的第二方向，

所述布線連接焊盤設(shè)置在所述多個(gè)主半導(dǎo)體芯片中的每個(gè)的頂表面的沿所述第二方向的一側(cè)處，并且在所述豎直方向上彼此不疊置，

所述再分配焊盤設(shè)置在所述子半導(dǎo)體封裝件的頂表面的沿與所述第二方向垂直的第三方向的一側(cè)處，并且在所述豎直方向上不與所述多個(gè)主半導(dǎo)體芯片疊置，并且

所述多個(gè)主半導(dǎo)體芯片通過第一電連接構(gòu)件沿所述第二方向電連接到所述基體基底層。

2.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝件，其中，從平面圖看所述子半導(dǎo)體封裝件具有與所述多個(gè)主半導(dǎo)體芯片中的每個(gè)主半導(dǎo)體芯片的面積相同的面積。

3.根據(jù)權(quán)利要求2所述的堆疊式半導(dǎo)體封裝件，其中，所述子半導(dǎo)體封裝件粘附到所述基體基底層的所述頂表面，使得所述多個(gè)子半導(dǎo)體芯片的有源表面背離所述基體基底層，

所述子半導(dǎo)體封裝件通過第二電連接構(gòu)件沿所述第三方向電連接到所述基體基底層其中，所述第一電連接構(gòu)件和所述第二電連接構(gòu)件是鍵合布線。

4.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝件，其中，所述第一方向與所述第三方向相同。

5.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝件，其中，所述第一方向與所述第三方向形成銳角。

6.根據(jù)權(quán)利要求5所述的堆疊式半導(dǎo)體封裝件，其中，所述再分配結(jié)構(gòu)還包括：

虛設(shè)焊盤，設(shè)置在所述子半導(dǎo)體封裝件的所述頂表面的沿所述第二方向的一側(cè)處。

7.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝件，所述堆疊式半導(dǎo)體封裝件還包括：

晶粒鍵合膜，位于所述子半導(dǎo)體封裝件與所述最下面的主半導(dǎo)體芯片之間。

8.根據(jù)權(quán)利要求6所述的堆疊式半導(dǎo)體封裝件，其中，所述第一電連接構(gòu)件順序地連接所述布線連接焊盤、所述虛設(shè)焊盤和所述基體基底層。

9.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝件，其中，所述子半導(dǎo)體封裝件在所述豎直方向上具有與至少所述最下面的主半導(dǎo)體芯片的厚度相同的厚度。