[發明專利]一種基于FVF控制的LDO電路

在審

• 申請號: 201710962629.8
• 申請日: 2017-10-16
• 公開（公告）號: CN107544613A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 段志奎;王志敏;樊耘;于昕梅;陳建文;李學夔;王興波;朱珍;王東
• 申請（專利權）人: 佛山科學技術學院
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 廣州嘉權專利商標事務所有限公司44205
• 代理人: 朱繼超

1.一種基于FVF控制的LDO電路，其特征在于，包括：偏置電路(1)、FVF控制電路(2)、負載電路(3)；

所述偏置電路(1)由：PMOS晶體管M1、M4、M6、M7、NMOS晶體管M2、M5、M8、電阻R1、R2構成，所述M1的柵極分別與所述M4、M6的柵極連接，所述M1的漏極與所述M2的漏極連接，所述M2的柵、漏極、所述M5的柵極匯集連接于第一偏置輸出節點(a)，所述M5的漏極與所述M4的漏極連接，所述M5的源極與所述R1的一端連接，所述M6的漏極與所述M7的源極連接，所述M7的柵、漏極、所述R2的一端匯集連接于第二偏置輸出節點(b)，所述R2的另一端分別與所述M8的柵、漏極連接，所述M2、M8的源極、R1的另一端分別對地GND連接，所述M1、M4、M6的源極分別與電源VDD連接，所述M1、M4、M6、M7的襯底分別與電源VDD連接，所述M2、M5、M8的襯底分別與地GND連接；

所述FVF控制電路(2)由：PMOS晶體管M9、M_P、M10、M12，NMOS晶體管M11、M13構成，所述M9的漏、柵極、M_P的柵極、M10的源極匯集連接于第一節點(A)，所述M10的柵極、M12的漏極、所述M13漏極匯集連接于第二節點(B)，所述M_P的漏極、所述M12的源極匯集連接于第三節點(C)，所述第三節點(C)與基于FVF控制的LDO電路的輸出端(b1)連接，所述M13的柵極與所述M11的柵極連接，所述M11的漏極與所述M10的漏極連接，所述M11、M13的源極分別對地GND連接，所述M9、M_P的源極分別與電源VDD連接，所述M9、M_P、M10、M12的襯底分別與電源VDD連接，所述M11、M13的襯底分別對地GND連接；

所述負載電路(3)由電容C_L、電阻R_L構成，所述電容C_L、電阻R_L互相并接；

所述偏置電路(1)的第一偏置輸出節點(a)分別與所述FVF控制電路(2)的M11、M13的柵極連接，所述偏置電路(1)的第二偏置輸出節點(b)與所述FVF控制電路(2)的M12的柵極連接，所述負載電路(3)一端連接所述輸出端(b1)，另一端對地GND連接。

2.根據權利要1所述的一種基于FVF控制的LDO電路，其特征在于：還包括NMOS晶體管M3，所述M3的柵、源極分別與所述M1、M4的柵極、所述M4、M5的漏極連接，所述M3的源極與所述第一偏置輸出節點(a)連接。

3.根據權利要1或2所述的一種基于FVF控制的LDO電路，其特征在于：所述PMOS晶體管M_P為功率管。