[發(fā)明專利]一種高維持電壓可控硅靜電防護(hù)器件

在審

• 申請?zhí)枺?/td>: 201710959610.8
• 申請日: 2017-10-16
• 公開（公告）號: CN107579065A
• 公開（公告）日: 2018-01-12
• 發(fā)明（設(shè)計）人: 汪洋;董鵬;金湘亮;周子杰;金文江
• 申請（專利權(quán)）人: 湖南靜芯微電子技術(shù)有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 湘潭市匯智專利事務(wù)所(普通合伙)43108
• 代理人: 顏昌偉

技術(shù)領(lǐng)域

本發(fā)明專利涉及靜電防護(hù)領(lǐng)域，特別涉及一種高維持電壓可控硅靜電防護(hù)器件。

背景技術(shù)

半導(dǎo)體的發(fā)展一直遵循摩爾定律，工藝制程越來越先進(jìn)，芯片尺寸越來越小，芯片的集成度越來越高，高度集成和小尺寸給芯片自身帶來的是越來越差的靜電放電防護(hù)能力，而外界環(huán)境中所產(chǎn)生的靜電并未減少，故集成電路因外界靜電而損傷的情形愈發(fā)嚴(yán)重。因此靜電放電（Electro-Static Discharge，ESD）防護(hù)在現(xiàn)今集成電路的設(shè)計中占據(jù)了一個重要的地位，它是當(dāng)今IC設(shè)計中的一個不可忽視的難點問題，也是IC可靠性的重要評估因素之一。據(jù)美國某半導(dǎo)體公司數(shù)據(jù)統(tǒng)計表明，現(xiàn)今集成電路失效產(chǎn)品中，有38%是來自于ESD、EOS（Electrostatic-Discharge/ Electrical-over-stress）的失效。

常用的ESD防護(hù)器件有二極管、三極管、場效應(yīng)晶體管及其拓展結(jié)構(gòu)GGNMOS（柵接地的NMOS）、GDPMOS（柵接高電位的PMOS）。二極管、三極管、場效應(yīng)晶體管具有低泄放能力、較大的版圖面積和容易被ESD產(chǎn)生的應(yīng)力（電壓）擊穿柵氧化層等缺點，可控硅器件（Silicon Controlled Rectifier，SCR）因其高魯棒性、深驟回、電流泄放能力強(qiáng)、單位面積泄放效率高以及導(dǎo)通電阻小等優(yōu)點被越來越廣泛使用，并且能夠在通用的半導(dǎo)體平面工藝上以較小的芯片面積來達(dá)成較高的靜電防護(hù)等級，從而降低芯片的成本。因此，SCR在ESD防護(hù)領(lǐng)域成為了主流結(jié)構(gòu)。

如圖1所示，圖1所示為一種經(jīng)典結(jié)構(gòu)的SCR剖面圖，其等效電路如圖2所示。當(dāng)ESD事件發(fā)生在陽極上時，陰極接地，ESD電流在陽極上產(chǎn)生的電壓會導(dǎo)致N阱和P阱形成的反向PN結(jié)形成雪崩擊穿，當(dāng)雪崩擊穿所產(chǎn)生的載流子在RP和Rn兩個阱電阻上形成三極管基極-發(fā)射極結(jié)上的壓降，進(jìn)而導(dǎo)致兩個三極管都開啟，然后在這兩個三極管的正反饋作用下，泄放電流。

SCR的深驟回導(dǎo)致其呈現(xiàn)低維持電壓（Holding Voltage）、高觸發(fā)電壓的器件特性。高觸發(fā)電壓容易讓內(nèi)核電路的柵氧被擊穿，導(dǎo)致內(nèi)核電路失效。而低維持電壓則會增加內(nèi)核電路進(jìn)入閂鎖區(qū)域的風(fēng)險。

高觸發(fā)電壓的問題可以通過擊穿面工藝層次的選擇、擊穿面結(jié)構(gòu)的變化來解決，例如改進(jìn)型橫向SCR(Modified Lateral SCR)通過增加跨阱注入改變擊穿面結(jié)構(gòu)來降低觸發(fā)電壓。低維持電壓問題通常通過兩個方面來解決：1、提高維持電流，如LVTSCR（圖3），較高的維持電流能減小閂鎖出現(xiàn)的可能；2、提高維持電壓，如在陰極和陽極間嵌入P+與N+的HHVSCR（High Holding Voltage SCR）（圖4）。這兩類方法都需要增加器件結(jié)構(gòu)，導(dǎo)致器件面積增大。

從上述分析可知，SCR器件若要能在不同工藝下作為片上集成防護(hù)器件使用，主要是需要解決其深驟回帶來的低維持電壓問題，并在盡量不增加其版圖面積的基礎(chǔ)上提高維持電壓，以獲得更好的器件性能。

發(fā)明內(nèi)容

為了解決上述技術(shù)問題，本發(fā)明提供一種結(jié)構(gòu)簡單、能夠在不增加SCR器件面積的同時提高SCR的維持電壓的可控硅靜電防護(hù)器件。

本發(fā)明解決上述問題的技術(shù)方案是：一種高維持電壓可控硅靜電防護(hù)器件，包括P型襯底；P型襯底內(nèi)從左至右設(shè)有N型深阱和P型深阱，且N型深阱和P型深阱連接在一起；所述N型深阱設(shè)有縱向排列的第一P+注入?yún)^(qū)和第一N+注入?yún)^(qū)，且第一N+注入?yún)^(qū)位于第一P+注入?yún)^(qū)正前方；所述P型深阱設(shè)有縱向排列的第二P+注入?yún)^(qū)和第二N+注入?yún)^(qū)，且第二N+注入?yún)^(qū)位于第二P+注入?yún)^(qū)正前方；所述第一P+注入?yún)^(qū)與第一N+注入?yún)^(qū)連接陽極，第二P+注入?yún)^(qū)和第二N+注入?yún)^(qū)連接陰極。

上述高維持電壓可控硅靜電防護(hù)器件，所述P型襯底接地。

上述高維持電壓可控硅靜電防護(hù)器件，當(dāng)所述第一P+注入?yún)^(qū)、第一N+注入?yún)^(qū)的長度和第一P+注入?yún)^(qū)與第一N+注入?yún)^(qū)之間的間距的比值為5：2；第二P+注入?yún)^(qū)、第二N+注入?yún)^(qū)的長度和第二P+注入?yún)^(qū)與第二N+注入?yún)^(qū)之間的間距的比值為5：2時，可控硅靜電防護(hù)器件的維持電壓最高。