[發明專利]一種帶鎖存功能的比較器

在審

• 申請號: 201710955979.1
• 申請日: 2017-10-15
• 公開（公告）號: CN107634763A
• 公開（公告）日: 2018-01-26
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長沙方星騰電子科技有限公司
• 主分類號: H03M1/34
• 分類號: H03M1/34;H03M1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于半導體集成電路技術領域，具體涉及一種帶鎖存功能的比較器。

背景技術

比較器是將兩個模擬電壓信號相比較的電路。比較器的兩路輸入為模擬信號，輸出則為二進制信號0或1，當輸入電壓的差值增大或減小且正負符號不變時，其輸出保持恒定。

傳統的比較器電路如圖1所示，包括第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4、第一PMOS晶體管P1、第二PMOS晶體管P2、第三PMOS晶體管P3；第一NMOS晶體管N1的柵極接負輸入端U_IN，源極接第二NMOS晶體管N2的源極和第三NMOS晶體管N3的漏極，漏極接第一PMOS晶體管P1的柵極和漏極；第二NMOS晶體管N2的柵極接正輸入端U_IP，漏極接第二PMOS晶體管P2的漏極和第三PMOS晶體管P3的柵極；第一PMOS晶體管P1的源極接電源；柵極接第二PMOS晶體管P2的柵極；第二PMOS晶體管P2的源極接電源；第三NMOS晶體管N3的柵極接偏置電流輸入端BIAS，源極接地；第三PMOS晶體管P3的源極接電源，漏極接輸出端U_OUT；第四NMOS晶體管N4的柵極接偏置電流輸入端BIAS，源極接地，漏極接輸出端U_OUT。

傳統的比較器電路由于沒有對輸入輸出結果進行鎖存，所以在外界環境(如電源電壓、環境溫度等)變化的情況下，即使輸入完全沒有變化，也可能會造成輸出的誤翻轉。

發明內容

為解決現有比較器電路容易誤翻轉的技術問題，本發明對傳統的比較器電路進行了改進，提供了一種帶鎖存功能的比較器電路。

本發明提供的一種帶鎖存功能的比較器電路包括：第一PMOS晶體管P1、第二PMOS晶體管P2、第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4和第五NMOS晶體管N5；第一PMOS晶體管P1的源極接電源，柵極接第二輸出端VOUT2，漏極接第一輸出端VOUT1；第二PMOS晶體管P2的源極接電源，柵極接第一輸出端VOUT1，漏極接第二輸出端VOUT2；第一NMOS晶體管N1的柵極接第二輸出端VOUT2，漏極接第一輸出端VOUT1，源極接第三NMOS晶體管N3的漏極；第二NMOS晶體管N2的柵極接第一輸出端VOUT1，漏極接第二輸出端VOUT2，源極接第四NMOS晶體管N4的漏極；第三NMOS晶體管N3的柵極接第一輸入端VIN1，源極接第四NMOS晶體管N4的源極和第五NMOS晶體管N5的漏極；第四NMOS晶體管N4的柵極接第二輸入端VIN2；第五NMOS晶體管N5的柵極接偏置電流輸入端BIAS，源極接地。

本發明的帶鎖存功能的比較器和傳統的比較器電路相比，在不增加器件的基礎上，引入了由第一PMOS晶體管P1、第二PMOS晶體管P2、第一NMOS晶體管N1、第二NMOS晶體管N2構成的鎖存回路。與現有的比較器電路相比，本發明的比較器輸出穩定，不容易受電源電壓、環境溫度等外部干擾，大大提升了比較器的穩定性。此外，本發明具有增益大，功耗低的優點，適用于要求低功耗的場合。

附圖說明

圖1是傳統的比較器的電路結構示意圖；

圖2是本發明的帶鎖存功能的比較器的電路結構示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明了，下面結合具體實施方式并參照附圖，對本發明進一步詳細說明。應該理解，這些描述只是示例性的，而并非要限制本發明的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發明的概念。

為解決傳統比較器電路容易誤翻轉的技術問題，本發明對傳統的比較器電路進行了改進，提供了一種帶鎖存功能的比較器電路。